This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM6260-Q1:PCM6260-Q1 td (SDOUT-BCLK)和 td (SDOUT-FSYNC)超出规格

Guru**** 1818760 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1431749/pcm6260-q1-pcm6260-q1-td-sdout-bclk-and-td-sdout-fsync-exceed-specification

器件型号:PCM6260-Q1

工具与软件:

我们在 PCBA 上测试了 PCM6260的 TDM 波形质量
PCM6260对 TDM 信号有两个要求、即 td (SDOUT-BCLK)和 td (SDOUT-FSYNC)
目前、测量值超过了 PCM6260所需的最大值、即55ns。

PCM6260的数据表建议 TX_OFFSET 应大于0、我们当前将其设置为1:
对于更高 BCLK 频率的运行、建议使用 TX_OFFSET 值大于0的 TDM 模式。

我想问一下是否有办法解决这个问题? 或者这不是问题吗?
由于 FSYNC 和 BCLK 由主机提供、因此数据由 PCM6260提供、因此只能调整 PCM6260侧。

↓的波形如下所示为 Δ V

td (SDOUT-BCLK):

td (SDOUT-FSYNC):

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我的初始注释是、时钟源在放大视图中看起来失真、 示波器测量信号的频率是什么?

    此外、PCM6xx0 ADC 允许 FSYNC 和 BCLK 具有反极性。 此功能与 TX_OFFSET 位相加、可实现主机时钟源的灵活性。

    我建议切换 FSYNC/BCLK 的上升沿/下降沿以匹配主机的时序。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好

    频率 为12.288MHz
    我知道主机的时序需要匹配、但 PCM6260时序是否需要匹配?
    现在 PCM6260要求(td (SDOUT-BCLK)和 td (SDOUT-FSYNC))不 匹配。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、提供给 PCM6260的时序需要在所述的规格范围内

    在范围捕获中 SDOUT 和 BCLK 之间的延时时间不明确、但该值可能处于规格范围内。

    从 SDOUT 到 FSNYC 的55ns 延迟过大。 你是否曾尝试过我在首份答复中所说的调整格式?