请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC3140 工具与软件：
ADC に正弦波を入力すると、期待どおりの解像度が得られないという問題が発生しています。これについてアドバイスをお願いします。
私の ADC 設計には大きな問題があります。 非線形性チェック μ A 0b0000:出力に大きなジャンプがあり、特に ビットがまたはのみを表示する問題があります0b1111。アドバイスをお願いします。MSB 4
-
動作モード μ A ：スレーブモード
-
電源電圧 μ A ：3.3V
-
入力タイプ μ A ：差動入力フルスケールAC信号電圧 μ A
-
出力長 μ A ：24ビット
-
データ形式 μ A :左揃え(LJ)
-
極性 μ A ：単極性
-
基準電圧（Vref） ：2.75V
# Differential 1-channel : INP1/INM1 - Ch1
# FSYNC = 96 kHz (Output Data Sample Rate), BCLK = 6 MHz (BCLK/FSYNC = 64)
################################################################
#
#
# Power up IOVDD and AVDD power supplies keeping SHDNZ pin voltage LOW
# Wait for IOVDD and AVDD power supplies to settle to steady state operating voltage range.
# Release SHDNZ to HIGH.
# Wait for 1ms.
#
# Wake-up device by I2C write into P0_R2 using internal AREG
w 98 02 81
#
# set LJ-Mode, 24 bits word length
w 98 07 A0
#
# Enable Line input, Typical 10-kΩ input impedance
w 98 3C 84
#
# Enable Input Ch-1 I2C write into P0_R115
w 98 73 80
#
# Enable ASI Output Ch-1 to Ch-4 slots by I2C write into P0_R116
w 98 74 80
#
# Power-up ADC and PLL by I2C write into P0_R117
w 98 75 60
#
# Apply FSYNC = 96 kHz kHz and BCLK = 6 MHz MHz and
# Start recording data by host on ASI bus with LJ protocol 24-bits channel wordlength