This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV595:SDZ 引脚的最大压摆率

Guru**** 2389510 points
Other Parts Discussed in Thread: DRV595
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1447223/drv595-maximum-slew-rate-for-sdz-pin

器件型号:DRV595

工具与软件:

大家好、

根据数据表中的绝对最大额定值、SDZ 引脚的最大压摆率为10V/ms、如果超过此值、则需要一个100 kΩ 的串联电阻器。

FPGA 以3.3V 电压运行、DRV595的 PVCC/AVCC 以24V 电压运行。
在 FPGA 和 SDZ 之间串联一个100k Ω 电阻器。

当从 FPGA 输入0V 和3.3V 信号到 SDZ 时、SDZ 引脚上下降和上升波形的压摆率约为300V/ms、比10V/ms 的最大压摆率快。
压摆率测量基于从最大电压值的10%到90%的时间变化。

该观察结果是否有任何问题?

此致、
Toshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Toshi:

    您是说添加串联电阻器会使压摆率增加吗? 添加电阻器之前的压摆率是多少?
    当压摆率很高时、添加串联电阻器的目的基本上只是限制流入引脚的电流量。

    此致、
    伊万·萨拉扎尔
    应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ivan-San,

    感谢您的答复。

    在连接100k Ω 串联电阻之前、插入了一个75 Ω 阻尼电阻。
    上升压摆率约为140kV/ms、下降压摆率为235kV/ms。

    当插入100k Ω 串联电阻器而不是75 Ω 转储电阻器时、压摆率约为300V/ms、因此压摆率明显较低。

    客户的评估结果如上所示。 有什么问题吗?

    谢谢。此致、
    Toshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Toshi:

    该图看起来不错、此外我认为 SDz 引脚只上拉至3.3V、而 PVCC-24V、这对 SDz 引脚来说始终更安全。

    此致、
    伊万·萨拉扎尔
    应用工程师