[参考译文] PGA2311：直流偏移和过零检测问题(ZCD)

Uwe、您好！

PGA2311尚未经历制造器件变更。 从器件设计的角度来看、PDIP 和 SOIC 封装之间的器件裸片没有差异。 这两种封装使用相同的规格。 影响 THD + N 性能和输入电容的等级有两个。  A 级是更高的性能 (PGA2311PA -PDIP、PGA2311UA -SOIC)、 U 级是标准级(PGA2311P -PDIP、PGA2311U -SOIC)、 但这些规格同时适用于 PDIP 或 SOIC 封装。

为了帮助诊断/调试问题、请提供以下信息：

1) 请提交完整原理图、如果可能、还提供 PDIP 和 SOIC 封装设计的 PCB 布局 Gerber 图

2) 2)有多少个经测试的 SOIC 器件出现了意外行为？

3) 3)数字电源 VD 的电压是多少？ 显示该行为的器件的 ZCEN 引脚上的电压是多少？   

4) 4) 4)什么信号源或电路正在驱动 PGA2311？ 发生该问题时、在高于0dB 的增益下、输入信号幅度是多少？

5) 5) 对于两种封装和两种级别、PGA2311的预期最大输入失调电压均恰好为±500uV (最大值)。 您使用多大的增益来测量 PGA2311失调电压？ 测量失调电压的过程是什么？输入是否短路以测量失调电压？ 有多少器件在±500µV μ V 左右显示偏移？

谢谢、此致、

Luis

您好、Luis：

感谢您的答复。 PDIP 和 SOIC 均为 U 级。

1. 我在哪里可以提交原理图和布局/光绘文件？
2. 到目前为止、20个 SOIC 器件中有20个显示了该行为。 之前与 PDIP 器件对应的批次分别为10和15。
3. ZCEN+的电源电压为5V、VD 连接到 VD。
4. 在 PGA2311之前有一个带有交流耦合电容器的运算放大器缓冲器(OPA1678)。 信号振幅不会改变偏移。 它出现在极小以及最大振幅下。 ZCD 的测量是使用1Vpp 正弦波完成的。
5. 由于 PGA2311的 GND 输入阻抗为10k、因此我使用开路输入测量了输入失调电压。 这就是如果采用交流耦合方式、PGA2311将会看到的失调电压。 增益没有更改输入失调电压、只更改产生的输出失调电压。 所有器件都显示了高于典型250uV 的失调电压。 最大失调电压的测量大约为四分之一至五分之一的器件。

我知道、根据数据表、500uV 是最大输入失调电压、但器件不会随着该失调电压进行静默切换。

Uwe、您好！

是的、输入参考偏移的幅度是 ±500µV 最大值、而0dB 及以上增益的输出偏移是 VOS *增益、这是正确的。 PGA2311过零功能应用增益变化(或静音)、直到检测到正斜率过零或发生超时、以尝试最小化或减少可闻失真。 遗憾的是、如果增益变化发生在 PGA 器件的固有输入参考失调电压范围内、而这种增益变化在平滑衰减应用中仍然可以听到、这可能在 PGA2311器件过零功能的限制范围内。   

如果您希望我们查看原理图和布局、 我当然可以为您提供帮助。 您可以使用下面菜单选项中的"Insert"按钮将原理图和布局文件发布到 E2E 上。 或者、如果您不想将原理图发布在 E2E 上、请告诉我、我可以通过私人对话与您联系、以查看原理图。   

谢谢。此致、

Luis

嘿 Luis、

很抱歉这么晚才回复。 我宁愿在这里张贴原理图、但我也怀疑这是问题所在、因为(包括其他原因)布局适用于 PDIP 封装。

无论如何、输入失调电压的问题会使每个使用该器件的人都无法使用该器件、因为它高于0dB。 显然、不同批次的直流失调电压差别很大。 前20 I 没有可测量的直流失调电压、接下来的20个 I 有解释的失调电压。 500uV 的电压太高、无法安静地运行器件。 低于50uV 的直流电源允许器件安静地在高达18dB 的电流下运行。

但这并没有解释 ZCD 的问题。 我将尝试捕获一些示波器轨迹、以显示新旧芯片的行为。 但这需要我一段时间。 请保持该主题打开。

Uwe、您好！

很抱歉您遇到问题。 我可以查看 ZCD 功能、在工作台上重现设置、帮助调试并调查这是预期的行为还是其他问题。 遗憾的是、关于偏移、数据表仅 保证偏移不 超过±500µV μ V (最大值) 您不必将原理图发布到 E2E 上、但我会进行跟进并通过私人对话与您联系、以便您可以共享该信息。 原理图、示波器图和详细测试条件将帮助我们测量行为/调试/重现问题。  

谢谢、此致、

Luis

嘿 Luis、

这里是一些示波器轨迹。 对于所有布线、通道1 (黄色)是 SPI 通信的片选。 通道2 (蓝色)是 PGA2311的输出。 它馈入100Hz 1Vpp 正弦波。

这两个图像来自 SOIC 封装。 只使用一条命令、过零检测将按预期运行。

这两个图像来自完全相同的器件、测量条件完全相同、但发送了重复的消息。 这些重复性消息包含卷扫描。 通道1上的每个脉冲都是发送的一条扫描消息。 您可以清楚地看到、过零检测并不总是起作用。

最后、这两个映像来自 PDIP 包。 我刚刚从 Digikey 订购此 PGA2311。 过零检测按预期运行并发送多条消息。

收听两个封装的扫描输出时、这与波形显示的情况类似。 PDIP 包非常平滑、而 SOIC 包充满噼啪声。

Uwe、您好！

您可以将 PGA2311P 和 PGA2311U 上 CS、SDI、SDO、SCLK 的放大示波器图添加进去吗？ 我想验证命令序列上的串行接口时序。

两种 PDIP 和 SOIC 解决方案在时序上是否有差异？  乍一看、在上面的示波器快照中、与 SOIC 示波器图相比、PDIP 封装上的 CS 脉冲似乎要宽得多。

我有一个全新 PGA2311U 器件的样品订单、该订单将于本周晚些时候送达、用于执行测试；我目前库存的器件没有任何异常情况。

谢谢、此致、

Luis

嘿 Luis、

这是 SOIC 封装的时序。 CS 以紫色显示、 SCK 以黄色显示、SDI 以蓝色显示。

这是 PDIP 封装的时序。

计时稍有不同。 PDIP 使用另一个不带 FIFO 的微控制器、因此字节之间存在一些间隔。 PDIP 也稍慢一点、但据我所见、两者均完全在数据表的时序限制范围内。

Uwe、您好！

• 我已经检查了上述 SPI 接口示波器图上 SOIC/PDIP 的时序；并符合规格。 SDI 在 SCLK 下降沿改变状态、在 SCLK 上升沿读取。  在 SOIC 上、SCLK 频率约为1 MHz、这完全在规格范围内。 满足 tSDS、tSDH、tCSCR、tCFCS 规格。 SOIC 或 PDIP 上的 SPI 序列上没有明显问题
• 无法重现手头 PGA2311器件的即时问题。 尽管如此、我计划在本周晚些时候增加时间、并尝试尽可能接近 SOIC 上的时序(在我的设置中使用的 SPI 驱动器的限制范围内)。 我仍在等待全新/全新的 PGA2311 SOIC 器件。 我预计将在未来2个工作日内收到测试报告、并在本周结束前执行其他测试。
• 从 PGA2311制造的角度来看、PDIP 和 SOIC 器件使用相同的器件裸片和相同的测试程序序列。 很难解释为什么它们的行为会有所不同。 此时我们还没有报告过 PGA2311故障案例
• 我尚未查看您的原理图和 PCB 布局、因为您刚才提到过您认为问题不与原理图有关。 如果您希望我回顾一下原理图和 PCB 布局、您当然可以在私人对话主题中提交这些文档。

如果您认为 SOIC 器件有缺陷或有故障、您可以通过 TI 客户质量部门启动故障分析流程。  团队可以请求将原理图作为文档的一部分提交。

请找到一些包含相关信息的链接。

故障分析

请通过以下方式联系 TI 客户质量部门  CPR (客户产品退货)

关注  TI 客户退货处理指南

收到新鲜 SOIC 样片器件后、我将在美国时间星期五晚上或星期一上午更新并进行测试。

谢谢。此致、

Luis

Uwe、您好！

如果可能、可以快速检查/提问 PGA2311 SOIC 解决方案、  

ZCEN 是否由 GPIO 或上拉电阻驱动为高电平？ 或者它是否永久连接到 VD +电源？

您能否通过将示波器探头置于 ZCEN 引脚上、使用示波器验证/检查 ZCEN 引脚上是否存在低电压瞬变/干扰？  

在上面文章的示波器图中、意外的非过零增益变化总是随机发生的、但始终在 CS 脉冲之后不久发生、看起来是恒定延迟。  由于 CS 引脚非常靠近 ZCEN 引脚、CS 脉冲信号(或可能是任何其他外部噪声信号源)是否耦合到 ZCEN 引脚而导致 ZCEN 电压出现干扰？

谢谢、此致、

Luis  

Uwe、您好！

对设备进行的一些快速测试似乎没有显示异常。  请参见下文。  

不过、我的 SPI 驱动程序不使用完全相同的时序。

PGA2311 VOUTR 输出和 CS 的示波器截图如下所示。

谢谢、此致、

Luis

嘿 Luis、

CS 耦合到 ZCEN 的好点。 我已经检查过、但没有一点可测量的耦合。 通过2k2将其上拉至5V。

关于您的测量：我只看到迹线上的第一条消息。 但是、仅当发送第二条消息时、在第一个过零之前才会出现此问题。

我还剩下五个有问题的芯片。 如果我给您寄一封信、会有帮助吗？

Uwe、您好！

新年快乐！  我在假期的最后几个星期不在办公室,因此延迟的反应。

请允许我几天的时间,以获得一个不同的数字卡,允许更好的控制和灵活性的时间,以进行这些测试。  目标是测试/重现 SOIC 器件使用的计时。 我将在接下来的几天内执行更多测试并提供更新。

谢谢！

此致、

Luis Chioye  

当然、别着急、慢慢来。 这不是一个紧迫的问题。 我订购了一些似乎可以正常工作的 PDIP 装置。 因此我准备在未来几个月内发布。

嘿 Luis、

这里有一些有趣的发展：

正如我说过的、我订购了一些 PDIP 器件、它们与其他器件一样具有很小的直流失调电压、因此这里没有问题。 但是过零检测的效果与 SOIC 单元的情况相同。 所以、我想它不是芯片。

为了查明问题是软件还是硬件、我在试验电路板上构建了电路的各部分(微控制器和 PGA2311)、使其正常工作。 为了了解电路的哪个部分导致了问题、我使用来自硬件的电源和信号逐一交换了试验电路板上的电源和信号。 最后、所有信号和电源都来自硬件、并且它继续工作。 所以、这必须是硬件。

接下来、我尝试找出硬件的哪些部分导致了问题、似乎是 SPI 信号。 当我将这些非板载导线时、它会起作用。 我还发现、如果我将一根长导线连接到其中一个 SPI 信号、而另一端没有任何信号、则可以使其正常工作 我还可以使它在只需触摸其中一个 SPI 引脚时便可正常工作。

我开始使用电阻器和电容器进行管理、但运气差。 我尝试了不同尺寸的电阻器连接到 GND、而不同尺寸的电容器连接到 GND。 我尝试了不同尺寸的串联电阻、并向其添加了电容器至 GND。 似乎什么都不起作用。

我还发现有一种时间模式。 我录制了一段关于示波器的视频。 在这里、我会触发某个消息。 当过零检测不起作用时、该器件看起来始终位于同一条消息上。 但它不是信息、它是指恒定消息流中断的最后一次之间的时间距离。 然后以19ms 的步长继续。 每19ms 过零检测就不起作用、仅当消息流中断时间超过19ms 时。  

我简直是专门为了勾引男人而生的。

e2e.ti.com/.../PXL_5F00_20250119_5F00_103647935.TS.mp4

Uwe、您好！

上周、我对不同批次的 PGA2311 SOIC 和 PDIP 封装单元以及 PGA4311进行了多次测试。

我能够在所有器件上重现时序情况、无论封装或量产批次如何、过零检测都无法可靠地工作。 根据 SPI PGA 增益控制命令之间的延迟、我能够重现零交叉功能无法正常工作的情况。  我测试的大多数器件上都出现了这个问题、无论封装或量产批次如何。

例如、在下面的 PGA2311器件测试中、PGA 增益控制命令会彼此相差约4毫秒发出。 在此特定示例中、通过这项特殊测试、器件似乎可以正常工作：

但是、几天后同一器件再次进行测试、如果我在更改 PGA 增益控制命令之间的时序的同时仍然 保持 SPI 命令时序结构不变、在某些情况下、我可以捕捉过零无法可靠工作的情况。  请参阅以下内容：

在上周对不同封装(PGA2311 SOIC、PDIP 和 PGA4311器件)的样片进行的测试中、当 PGA 增益变化命令被隔离时、过零功能可靠地工作、该延迟超过了16ms 的超时值。  换句话说、如果微控制器发出以长于超时的延迟隔开的 PGA 增益更改命令(例如25ms)、从而允许执行先前的 PGA 增益更改命令、则过零功能正常工作。  无论封装或批次如何、测试的不同样片上都存在该行为、因此该问题可能与封装或生产批次无关。  

据我所知、以前从未报告过这种行为。  我将与团队讨论、看看我们是否可以在数据表上记录过零功能需要允许比增益变化命令之间的超时更长的延迟。  PGA2311于23年前于2001年上市、因此有关内部数字状态机的其他工程信息非常有限。

谢谢、此致、

Luis

嘿 Luis、

感谢您进一步介绍这些内容。 这是一个令人惊讶的事态发展。 首先、我将线程的主题更改为"直流偏移和过零检测(ZCD)问题"、这样它更容易为其他人找到。

您是否阅读过我的上一篇文章？ 我得出了同样的结论、该封装和/或批次不是问题。 对我来说、当在等待过零的同时接收命令时、似乎过零检测被丢弃。 但是,就像你说的,不是每次都!

好奇这是如何发展的。

Uwe、您好！

是的、我之前在工程团队中讨论过同样的行为；我将建议团队在数据表中添加关于此行为的说明。 在我的测试中、零交叉功能在所有器件上都是可靠的、同时允许执行先前的 PGA 增益更改命令、即允许延迟超过>16ms 的超时时间并留有一定的裕度。  例如、PGA 零交叉功能是可靠的、同时在 PGA 增益变化命令之间允许25ms 的延迟。

谢谢、此致、

Luis

感谢您发送编修。

还有几个问题。 在某些情况下、无论消息间隔的时间如何、都会发生错误、在某些情况下、它能够可靠地工作。

• 为什么 ZCD 在某些 PCB 设计中能够可靠地工作、而在其他设计中无法工作？ (它可以可靠地与我的旧设计配合使用、但与新设计完全不起作用)
• 为什么它在试验电路板上可靠地工作？
• 为什么在我将一根长导线连接到串行连接的某个引脚上时、它开始工作。

Uwe、您好！

前几周在测试不同样本(以及当今的测量)时进行的测试确认了非常一致的结果、即当发出 PGA 增益变化命令的延迟大于25ms 时、过零功能可靠地工作、或者基本上允许执行前一条增益命令和/或允许16ms (+裕度额外延迟)超时到期。  

根据这些测试、可以得出结论：逻辑控制经验证允许延迟命令的执行、因为在命令之间存在较长延迟时、该函数是可靠的。  似乎 无法在不允许执行前一个增益更改命令的情况下将数字控制设计为接收多个增益更改命令、因为该结果在所有器件中都是一致的。

使用较慢/较快的 SCLK 频率以及两个不同的数字设置(接口连接上具有略微不同的 SPI 线长)、在命令中不允许长时间延迟时、间歇性结果似乎不会改变；在我看来、不同的测试结果似乎与收到命令的瞬间(有关内部逻辑时序事件)更相关； 大多数序列发生时故障是间歇性的、但可能与命令之间的延迟变化有关。 我的测试设置上的数字 SPI 接口信号是干净的、没有任何过度振铃、也没有任何违反接口时序的情况。 读取和写入事务始终可靠/成功。  

在查看旧版设计工程文档时、可用信息主要集中于模拟电路；数字控制块的信息通用/有限。 遗憾的是、TI 的主要设计工程师(和设计团队)不再工作、因为这是2001年(PGA2311) 2002年(PGA4311)生产的相对较旧的器件。 如果没有有关逻辑控制详细信息的深入信息、唯一建议基于所有这些测试的是允许比超时更长的延迟、以获得可靠的结果。  

谢谢。此致、

Luis