请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:CC2340R5 CC2340使用复位触发引脚或 Power_RESET ()时,CC2340会复位,GPIO 在此期间将处于何种状态? 输入下拉? 进行测试时、我使用了 DIO11并首先设置来自 SYSCFG 的输入上拉电阻、但只要我复位、我就从示波器看到它会被拉至低电平大约330ms、然后再返回至高电平。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Ryan、
您可以在 DIO 和 GPIO 寄存器部分的 CC2340R5 TRM:www.ti.com/.../swcu193中的寄存器描述中查看引脚的状态
对于所有 IO、它们都配置了无上拉或下拉、DIO16 (上拉)和 DIO17 (下拉)除外。 所有 DIO 都配置为其默认外设、即 GPIO。
禁用所有 GPIO 输出(因此本质上是三态)。 在复位后、如果使用 TI 引导加载程序、则可能会有一些引脚操作、具体取决于您配置 CCFG 的方式。 退出引导加载程序并进入主应用程序后、应应用您所需的引脚状态。 因此我不希望 CC2340R5将 DIO11主动拉至低电平、如果 CC2340R5 I/O 被禁用、线路上可能有其他东西将其拉至低电平?
Br、
杰克