工具与软件:
你(们)好
我对发送和接收 UART 时位之间的间隔有疑问。
过去、我们听到贵公司的以下消息。
*发送时,1CLK 的波特率是免费的。
* 接收时,如果您可以在时钟边沿的停止位和开始位之间进行锁存,这很好
=> 如果间隔为1CLK (48 MHz =>21ns)或更长时间、最好比较合适。
我想了解该位之间的间隔所在的位置、哪一个是正确的?
另请参见附图。
1、1 CLK 分钟要求从停止位结束到开始位开始的时间间隔。
2.如果停止位和起始位的宽度大于时钟、则可以通过每个位宽度之间的时钟边沿来进行高/低检测、
因此、停止位的结束和开始位的开始之间不需要间隔。
作为确认的背景信息、我们假设上述情况为1、但当客户更改为 UART 的 FIFO 格式时、
停止位和开始位之间的间隔不能被1个 CLK 占用、但我们想要确认主岛是否需要这一间隔。
此致、 