请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CC2642R 工具与软件：
我与一位客户合作、该客户使用 NXP K24 MCU 作为我们 CC2642R 的 SPI 控制器、以 SPI 外设模式运行。 NXP 器件上的 SPI 控制器演示了在给定字节中移入的最后一个位上 MOSI 数据的相当短的保持时间。 这可在以下逻辑分析仪图中看到：
我们承认逻辑分析仪的采样率有点低、因此该图中的边沿和后续62ns 测量值可能不准确。 我相信实际的保持时间会接近~80ns。
客户发现 CC2642R 外设端的 SSI 字节事务的最后一位经常被破坏。 他们在 NXP SPI 控制器中发现了一项设置、该设置似乎具有将每个字节末尾的 MOSI 保持时间延长到>100us 的效果。 当他们启用此设置时、它似乎可以解决最后一个位损坏问题、并且问题不再可重现。
这里要问的问题是、对于 CC2642R、在 SSI 外设模式下 MOSI 线路上所需的最短保持时间是多少。 他们需要确认此修复提供了足够的裕度、以便对解决方案充满信心。 数据表不包含此信息、我们能够找到与答案最接近的内容是以下 E2E 主题、该主题不是明确的答案。
e2e.ti.com/.../cc2642r-q1-timing-parameters---cc2642-s-ssi
CC2642上处于外设模式的 SSI 所需的最短 MOSI 保持时间是多少？
谢谢！
Stuart
