This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28P650DH:所有 IO 断电 5ms

Guru**** 2386600 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1529467/tms320f28p650dh-all-io-down-for-5ms

器件型号:TMS320F28P650DH

工具/软件:

尊敬的专家:

我的客户正在进行电源测试、他们观察到奇怪的行为

有时、大多数 IO 会输出低电平 5ms、然后恢复正常运行。

他们测试了 PWM 的 IO 和多个通信外设、当问题发生时、它们都输出低电平。

在 5ms 持续时间内、器件不处于复位状态。 ISR 在观察到 ISR 计数器时仍然正常运行。 后台循环也正常运行。

在 5ms 内似乎所有 IO 输出为低电平并且器件的其他功能不受影响。  

只有功率级才会出现此问题、并且会在上电后的一段时间内发生。

是否知道什么原因可能导致此问题?

此致、

挂起。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hang、

    延迟响应的拓扑。 能否提供有关此处提到的功率级的更多详细信息? 是否可以提供示波器截图或时序图来演示测试中的上电序列、ISR 时序和 IO 输出?

    您提到有时会发生这种情况、有多少次重复出现此问题?

    感谢您抽出 宝贵的时间、我们提供的附加信息将有助于我们继续进行调试。

    此致、

    Zackary Fleenor

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Fleenor:

    我请求客户共享电源序列和 ISR 时序。 不过、这与电源序列有何关联?

    下面是 IOS 的图片。

    蓝色是 PWM、可以看到它变为低电平。

    读取被复位、黄色是外部振荡器。 您可以看到它们正常工作。

    触发“死“行为的条件尚不清楚、并且很少发生。  

    客户在计时器 ISR 中添加了一个计时器功能、以查看 CPU 在“死区“时间内是否正常运行。 这些视频捕获了 MCU 死区 36 分钟的情况、并在探头触摸 LLC 转换器次级侧(即功率级)的一个 GND 时恢复。 他们阅读了 复兴后的计时器,它显示 9.7 分钟。 这可能表明 CPU 在“死机“时的某些时间内工作

    下面用于捕获更多的 PWM 输出。 其中一个 PWM 在变为高电平之前被拉伸。 在这种情况下、不会发生预期的 PRD 更改。  

    钟可能会停止一段时间吗? 是否有方法进行检查?

    此致、

    挂起

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    挂起、

    根据说明、我认为我们可能会通过 JTAG 引脚上意外的噪声来激活器件的边界扫描模式。  边界扫描会将 IO 与器件隔离、但不会影响 CPU 运行。

    该器件使用 4 引脚 cJTAG;在运行期间避免激活 JTAG 的最重要引脚是 TMS。  未连接调试探针时、我们需要将此信号保持在高电平=3.3V。  DS 建议使用 2.2kOhm PU、我们来验证客户是否已在其原理图上实现此目的、以及使用万用表确认 PCB 上的电阻值。

    我们还可以在器件运行期间对 TMS 进行范围、以查看我们是否在功率级开启时观察到耦合噪声、这可能会将其激活至低电平。

    如果 PU 是正确的且已填充、作为实验、我将要求使用分流器将 TMS 直接连接到 VDDIO、以查看这是否改善了发生情况。  JTAG 不会与分流器一同工作、而只是想看看这在功能上是否有帮助、这将确认这是根本原因。

    此致、

    Matthew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matthew、

    似乎 JTAG 信号确实与问题相关。 客户使用一根开端线连接了 JTAG、将 JTAG 信号从外壳中路由出去。  

    在拆下开口导线后、他们到目前为止没有发现任何问题。 他们正在运行更多测试来确认这一点。

    此致、

    挂起。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Hang、请随时关注结果。

    此致、

    Matthew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matthew、

    在其中一种客户案例中、问题很难重现。 因此、他们无法确定上述方法是否可以解决问题。

    您能否帮助提供有关 TMS 噪声后果的更多详细信息? 例如 TMS 如何触发此问题的机制。 他们希望通过在 TMS 中注入噪声来推断问题、并查看如果这是根本原因、他们是否会出现相同的共鸣现象。  

    此致、

    挂起

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hang、

    Matt 和 Zack 目前都在办公室外、所以我正邀请另一位专家来看看这个问题。 请允许他 1-2 天作出答复。

    此致、

    Delaney

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hang、

    在 JTAG 标准中使用 TMS 来推进 TAP 控制器状态机、如下所示:

    JTAG 技术指南 — XJTAG 教程

    为了实现良好的信号完整性、应在硬件中正确考虑任何 JTAG 信号上的噪声。 我找到了一个描述常见问题的优秀网页。 请参阅以下链接中的“信号完整性较差“部分。

    常见的 JTAG 连接问题及其解决方法(设计人员的视角)

    https://oxeltech.de/common-jtag-connectivity-issues-and-how-to-solve-them-a-designers-perspective/#:~:text=Poor%20Signal%20Integrity%20Issue

    可通过以下链接找到硬件设计指南的详细说明:

    仿真和跟踪接头技术参考手册(修订版 I)

    此致、

    Zackary Fleenor

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Fleenor:

    感谢状态机图、它会很有帮助。

    同时、能否详细介绍一下运行测试空闲状态的行为? 或者、客户可能会在哪种状态下观察到上述现象?

    此致、

    挂起。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    挂起、

    设备在什么位置  未处于测试逻辑复位状态、  可能会出现故障。

    最常见的错误并不是一种状态、而是特定的状态序列会导致 MCU 上的 JTAG 架构干预 CPU 操作。

    保证调试探针不中断的唯一安全方法是保持  测试逻辑复位  状态。 因此、建议在 TMS 上使用外部上拉电阻、值在数据表中给出。  

    此致、

    Ben Collier

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Collier:

    干预是否仅限于 CPU 操作、或者是否也可能影响 IO?  由于在 IO 上观察到错误、因此客户希望确认 IO 问题与 JTAG 干扰相关。

    此致、

    挂起

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    挂起、

    CPU 可以修改 IO 值、因此是这样。

    此致、

    Ben Collier