This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28388D:配置工具- F2838的 SDFM 和 ECAP 子系统的选项

Guru**** 2387830 points
Other Parts Discussed in Thread: TMS320F28388D, AMC3336
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1071249/tms320f28388d-configuration-tool---options-for-sdfm-and-ecap-subsystems-of-f2838

部件号:TMS320F28388D
“Thread:TestAMC3336 (线程:测试,AMC3336)”中讨论的其它部件

大家好,团队

我是代表客户发表这篇文章的。 在这里。

首先,我想指出,所有问题都源于 F28388D 芯片缺少外部引脚(即使是337引脚封装变体),从而形成 了多种方法,通过使用非标准解决方案(基于未充分记录的变通办法可能性)来解决该问题。

这种情况的典型示例与 SDFM 子系统分配/要求的引脚配置有关。 似乎涵盖该子系统最大功能的配置需要16个引脚(如果您的设计不需要 MCU 芯片的许多其他功能(内部提供),这不应该成为问题)。

 为了减少分配给 SDFM 输入  的引脚数,同时保留输入通道数(2×4),我打算在两组4通道 SD 输入中使用时钟共享选项。 这一概念应该释放(理论上为2×3 CLK 引脚)其他一些 子系统的额外资源(例如额外的 GPIO,ECAP 等),以便重新分配给这些引脚。  此外,如果内部 ePWM 单元 的 A/B 输出(在相应的 ePWM 子系统内)可用于驱动 SDFM 输入模块的 CLK 信号(通过可用横梁内部重新路由该信号,而不是将 CLK 信号连接到外部引脚)  可以 重新分配/重新分配另外2个 CLK 针脚,因此只需要分配给 SD 输入数据流的8个针脚。  如果这一概念是允许的,   那么在实施此类解决方案时,是否应该考虑其他任何预防措施(例如,信号的输入/输出/混合字符,这些信号可以连接到“释放”引脚,假设信号是由 som 内的随附 FPGA 提供的...)?

关于 “TI 系统配置工具”软件,我想问 一下,是否有一种方便的方法可以将特定的 ECAPx 输出分配给 定义的引脚(可以自动检查是否存在潜在的资源冲突),这与手动定义/锁定 ECAPx 必要信号的方法不同,而这些信号在配置工具的“其他”部分中存在差异 (如果配置工具也提供 ECAP 信道,则手动分配比自动分配更容易受到错误输入的影响)。  

提前感谢您的支持。  

此致,

乔纳森

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="470463" url="~ë/support/MICC-MIC-group/CK/f/C2000-微控制器-forum/1071249/tms320f28388d-配置工具--options-for-sdfm-and -ECAP-subs系统-of-f2838"]条形图,如果 可以通过内部输入模块将相应的 SDF/Clk 模块连接到内部输出模块(用于内部输出),则可以通过该模块的内部输出链路由内部输出链路(以输出链路)输出链路连接到内部模块(用于内部模块),而不是该模块的输出链路)。

    客户通常使用 PWM 输出信号来制动 SD 调制器? 如果外部引脚上没有此 ePWM 信号,则无法对外部调制器进行计时。 当使用 SDFM 时钟控制功能时,您应该能够另外保存3个时钟引脚/SDFM 模块。 因此,当使用所有8个滤波器通道时,SDFM 需要8个数据和2个时钟信号。

    [引用 userid="470463" url="~ë/support/MICC-微控制器-组/CC2000 /f/C2000-微控制器-论坛/1071249/tms320f28388d-configuration-tool--options-for-ssdfm-and -ECAP-子系统-of-f2838],有关 “TI 系统配置工具” 的信息,如果需要 手动检查其他工具的输出,以确定可能存在的“辅助配置”,以方便配置工具,以手动将其输出分配给其他应用 (如果配置工具也提供 ECAP 信道,则手动分配比自动分配更容易受到错误输入的影响)。  [/引用]

    我将提出这个问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    通过输出 XBAR 输出的 ECAP 输出与 APWM ECAP 输出相同?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,尼玛,

    以下是我们的客户反馈。

    1)使用 ePWM 单元输出来计时 SDFM 输入(例如在加电自检期间...)还是电化隔离测量(例如通过位置相近的 SD 调制器...)是否不正确? 我没有注意到任何有关可能妨碍重新分配最初分配给两个 SDFM 模块 CLK2,3,4输入的针脚的最终预防措施的信息,即是否存在任何用于替代原始 SDFM 时钟输入的信号特性的 I/O 限制?

    2)建议的方法是否意味着任何特定的 ECAPx 在用作输入时(对于时间测量,如 APWM 模式的 duty-cycle...instead)不需要任何附加/专用引脚(除了输入 X-bar 的16个输出中已分配的一个)? 表示为[16...1]或“其他来源”标签下包含的其他112个信号中的一个),因此不需要对潜在资源冲突有任何额外的担忧?

    此致,

    乔纳森

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="470463" url="~ë/support/MICC-微控制器-组/CC2000 /f/C2000-微控制器-论坛/1071249/tms320f28388d 配置-工具-选项-用于 sdfm 和-ECAP-子系统-模数输出- f2838/3967887...在测试期间,SDFm 输出(例如 SD1#)通过电控输出(通过 SD1#模制器)紧密定位,以实现不正确的输出(例如 SD1...),以用于测试时钟输入)。 我没有注意到任何可能妨碍重新分配最初分配给两个 SDFM 模块 CLK2,3,4输入的针脚的最终预防措施信息,即是否存在任何用于替代原始 SDFM 时钟输入的信号特性的 I/O 限制?

    ePWM 可用于在自检模式启动期间对 SD-CX 引脚进行时钟。

    ePWM 可用于为外部 SD 调制器计时。

    我不太理解您关于 CLK2 / 3/4引脚的改相问题。 请解释您的问题背景。 您是否说在自检模式下,CLK2 / 3/4针脚将由 ePWM 计时,而在正常操作模式下,CLK2 / 3/4针脚将从 CLK1中计时。 如果是这样,我不理解为什么需要这样做,您可以继续使用 CLK1在自检模式和正常操作模式下获取 CLK2 / 3/4。

    此致,

    马诺伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="470463" url="~ë/support/MICC-MIC-group/CC2000 /f/C2000-MIC-INGers-forum/1071249/tms320f28388d 配置工具--options-for-sdfm-and -ECAP-subs系统-of-f2838/3967887专用输出(与建议的任何输入时间相同),但不需要任何额外的输入方式(如 APx),仅用于任何输入),且与建议的输入方式相同(如 duty-cycle...instead) 表示为“其他来源”标签下包含的其他112个信号的输入[16...]或其中的一个),因此不需要任何与潜在资源冲突相关的额外问题?

    您的问题不太清楚。 您是在尝试使用 ECAP 来为正在执行其他操作的 GPIO 上的信号设置时间戳,还是尝试为 ECAP 设置专用 GPIO 来设置时间戳? 支持这两个选项中的任何一个。 您可以使用输入 Xbar 来点按任何 GPIO。 不管该 GPIO 是用于其他项目(输出/输入模式)还是专用于 ECAP。 这里有很多灵活性。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    在我的系统设计中,我将 F28388D 微控制器与附加的可编程 芯片(CPLD 或 FPGA)相结合,从而使 DSC 引脚配置更加灵活,从而真正实现 MCU 资源的多用途利用。 事实上,我 将分配给所有2×8 SD 输入引脚(SD1-CLK1...SD1-CLK4和 SD1-D1...SD1-D4以及 SD2-CLK1...SD2-CLK4和 SD2-D1...SD2-D4,即两个 SDFM 输入通道组)的时钟和数据的 MCU 引脚直接连接 到 FPGA。

    因此,在某些应用中,我可以在自检模式下对 SDFM 输入执行所需的环回测试(将 单个 ePWM 输出路由到 每组 SDFM 输入通道中的单个 CLK1针脚, 在 相同 SD 输入组内的信道之间使用时钟共享),而在正常操作期间, 每对(CLKX+DATAx)应独立驱动。  

    在其他应用中,我希望(物理)使用相同的硬件,但将 SD1-CLK2,SD1-CLK3, SD1-CLK4以及 SD2-CLK2,SD2-CLK3和 SD2-CLK4引脚用于其他一些 用途(即通过引脚系统配置重新分配引脚),仍使用8个输入 SD 通道, 但这一次外部 SD 调制器将同步计时(通过单个 ePWM 信号) 并采用 SD 时钟共享功能。

    问题是:可能分配给 GPIOs 的信号是否有任何限制,这些信号以前分配给这6个 CLK 引脚(SD1-CLK2, SD1-CLK3, SD1-CLK4以及 SD2-CLK2,SD2-CLK3和 SD2-CLK4)- 这些信号的类型(输入/输出)和异步特性的限制?

    此致

    内纳德  

    电话:  

    我只是想 提及我打算 利用某些 SD 调制器芯片提供的诊断功能(即使 TI 的 AMC3336具有此类 DIAG 信号),方法是连接该(DIAG)信号而不是该 SD 调制器的(冗余) CLK 信号 (如果更多 SD 调制器由相同/通用时钟驱动,则为冗余)。 这应该有助于我区分 SD 调 制器布线问题和 SD 调制器输入处模拟信号超出界限值的问题,不应该这样做?

     此致

    内纳德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我希望有一个专用 GPIO 来使用(HR) ECAP (并非所有 ECAP 信道都具有高 Res 功能...)。 与此同时,我自己(自己)意识到,可以使用输入 Xbar 将任何 GPIO 路由 到某些 ECAP 输入。

    此致

    内纳德    

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Nenad,

    [引用 userid="266594" url="~ë/support/MICC-MIC-group/C2f/C2000-MIC-MIC-INVers-forum/1071249/tms320f28388d 配置工具--options-for-ssdfm-and -ECAP-子系统-of-f2838/3971654 (高频)通道,不能使用所有的高频(高频)通道(GPIO)。] 与此同时,我自己(自己)意识到,可以使用输入 Xbar 将任何 GPIO 路由 到特定 ECAP 输入。

    是的,这是正确的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="266594" url="~ë/support/MICC-微控制器-组/CC2000 /f/C2000 -微控制器-论坛/1071249/tms320f28388d -配置-工具-选项-用于 sdfm 和-ECAP-Subsystems - of-f2838/3971652#39716522]3971652问: 信号是否存在任何限制,这些限制可以分配给之前分配给6个 CLK 引脚(SD1-CLK2, SD1-CLK3, SD1-CLK4以及 SD2-CLK2,SD2-CLK3和 SD2-CLK4)- 对这些信号的类型(输入/输出)和特性(异步)的限制...

    使用 SDFM 引脚作为 GPIO 引脚没有 I/O 特性限制。 基于我对您的应用的了解有限,您正在尝试在自检模式下使用 SDFM,在正常操作中使用 SDFM。 这应该是可行的。 对于我来说,FPGA 的作用尚不明确?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Manoj,

    正如我已经说过的那样,在我的系统设计中,我将 F28388D 微控制器与附加的可编程 芯片(中端 CPLD 或 FPGA)相结合,作为他不太重要的对应器件。 这种组合改善了控制模块的路线图,即此类控制系统设计在各种项目(包括与功能安全相关的项目)中的适用性。 所有这些都是由于添加了适度的可编程组件, 这使得 DSC 引脚配置更加灵活(用于 MCU 资源的真正多功能利用,在开机过程中更广泛地覆盖回送自检等),并提供一些额外的信号处理资源(例如内部黑盒记录仪,更多频率域分析工具等)。

    在这种情况下,我们在本主题中讨论的 SDFM 主题只是与可重新配置选项相关的冰山一角,基于 F28388D 的电子模块应该支持这些选项。  

    此致

    内纳德

    P.S:我的问题

    “信号是否有任何限制,这些限制可以分配给以前分配给这6个 CLK 引脚(SD1-CLK2, SD1-CLK3, SD1-CLK4以及 SD2-CLK2,SD2-CLK3和 SD2-CLK4)的 GPIO -限制...

    源自图28-6。 SDFM 时钟控制(TRM 第3074页),它建议 这6个 CLK 引脚(SD1-CLK2, SD1-CLK3, SD1-CLK4以及 SD2-CLK2,SD2-CLK3和 SD2-CLK4)也应该是输入 (如 SD1-CLK1和 SD2-CLK1)和同步数据流(SDBitFM)...,以防止数据流损坏。 否则,如果有人重新分配这6个引脚中的任何一个,随后相应的 SDCTLPARM2.SDCLKSEL, SDCTLPARM3.SDCLKSEL, SDCTLPARM4.SDCLKSEL 设置将恢复其原始值(不使用时钟共享功能),MCU 内可能会发生什么情况?   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nenad,

    启用时钟共享功能时:

    SD-C2 / SD-C3 / SD-C4可用于其他用途,无任何问题。

    此处,SD-C1,SD-D1,SD-D2,SD-D3,SD-D4应与 SYSCLK 同步

    禁用时钟共享功能时:

    所有 SD 时钟和 SD 数据通道都应与 SYSCLK 同步。

    此致,

    马诺伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Manoj,

    感谢您的澄清。 我只是希望,如果启用时钟共享,  S1-C1和 S2-C1输入应提供的最大功率不 会超过四倍于不 使用时钟共享操作的情况。

    此致

    内纳德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nenad,

    我可以关闭此线程吗? 我不知道最后一句话是问题(还是)只是评论。

    此致,

    马诺伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Manoj,

    我的上一篇文章似乎没有通过(通过手机浏览器的尝试<=来自 TICSC 的 Marvin 数据)。

    因此,我将尝试(再次)询问  ,在使用时钟共享(SD 组内的所有四个通道) SD 时钟频率至少为20MHz 时,是否有任何有关 SD1-C1和/或 SD2-C1功耗要求的实验数据(测量)

    此致

    内纳德  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nenad,

    [引用 userid="266594" url="~ë/support/MICC-微控制器-组/CC2000 /f/C2000 -微控制器-论坛/1071249/tms320f28388d -配置-工具-选项-用于 sdfm 和-ECAP-SubSystems - of-f2838/3978517#3978517]

    因此,我将尝试(再次)询问  ,在使用时钟共享(SD 组内的所有四个通道) SD 时钟频率至少为20MHz 时,是否有任何有关 SD1-C1和/或 SD2-C1功耗要求的实验数据(测量)

    [/引用]

    很抱歉,我们没有显示使用时钟共享时功耗差异的任何此类数据。