请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TMS320F28388D 您好 TI
在这里，我可以找到有关 ADCCLK 设置和 ACQ 设置的相关文档。
我猜定时设置应该与芯片中的硅设计相关。
我从数据中发现，还有针对特定芯片的附加手册。
我可以在哪里找到答案。
谢谢
您好 TI
在这里，我可以找到有关 ADCCLK 设置和 ACQ 设置的相关文档。
我猜定时设置应该与芯片中的硅设计相关。
我从数据中发现，还有针对特定芯片的附加手册。
我可以在哪里找到答案。
谢谢
您好，Dragon，
您是否正在尝试了解 ADCLK 和 ACQ (采样和保持)设置的关系？ ADCLK 和 ACQ 设置相互独立。
- ADCLK 设置确定 ADC 将模拟信号转换为 ADC 结果寄存器中可用数字值的时间长度。 ADCCLK 源自 SYSCLK，并在寄存器 ADCCTL2中设置预校准器(有关详细信息，请参阅 TRM)。 ADCCLK 的时钟频率不应超过50MHz (请参阅数据表第7.11.2.3.x 节：ADCCLK 在12位和16位模式下的 ADC 操作条件)
- ACQPS 设置确定 ADC SAR 块中的采样电容器接近采样输入模拟信号的时间。 这以 SYSCLK 的#表示，并在 ADCSOCxCTL 寄存器中设置(有关详细信息，请参见 TRM)。 ACQPS (S/H)是根据模拟输入引脚所示的信号源的输入阻抗设置的。 信号源以及模拟输入模型(数据表中的图7-31和7-32) 将形成一个类似于低通滤波器的复杂 RC 滤波器，这意味着样本和保压时间必须考虑这些阻抗，才能获得信号采样的最佳设置。 20.13在 TRM 中选择采集窗口持续时间时，将详细讨论采样时间的确定和示例。
ADC 的总体吞吐量将由 ADCLK 和 ACQPS 设置决定，数据表和 TRM 的“ADC 计时”部分通过表和计时图进行了说明，如下所示：
此外，您还可以查看以下应用说明，以帮助输入信号调节电路获得 ADC 的最佳性能：
此致，
约瑟夫
