主题中讨论的其他器件：controlSUITE、 TMS320F28388S、 TMS320F28379D、 BOOSTXL-POSMGR
大家好、
我们希望在下面就我们客户的询问寻求您的帮助。
我目前正在开发 TMS320F28388定制板、以控制2个具有以太网/CAN/I2C 和4个端口的三相 GaN PMSM 驱动器、适用于多协议外部编码器(SINCOS / BiSS/SSI/EnDAT/解析器/增量)。 同时处理编码器接口。 您的 TIDUE73 (2018年4月)受到了我的关注。 本文档介绍了一种补偿 BiSS/EnDAT 线路中出现的传播延迟的巧妙方法。 如 p7中所述。 图5 CLB 用于生成延迟时钟并馈入 SPI 从机模块。
但是，本应用手册不能说明使用了多少个 CLB 逻辑块，也不能说明是否可以在库中使用多个接口。 从 P6开始。 图4、我假设最多可以同时使用3个 BiSS-C 编码器。 由于 TMS320F2837x 有8个逻辑块、这可能会假设每个 BiSS 接口使用1个或2个逻辑块。 但是，没有提供这些信息。
通过查看源代码，我可以从：C:\ti\controlSUITE\libs\app_libs\position_manager\v01_02_00_00\bissc\examples\PM_Bissc_SystemTest 中看到配置了4个 CLB 逻辑块。 但是，代码不清楚 C2000位置管理器 BiSS-C 库如何使用这些 CLB 以及如何配置它们。
在 E2E 论坛上，我获得了一些相关信息。 您将在底部找到摘要。
我想回答以下问题：
- 尽管 TIDUE73提到可以使用多个 BiSS 编码器、但目前 BiSS/EnDAT 库仅适用于 TMS320F2837x 和一个编码器。 您是否计划发布在28388上运行并接受多个编码器的该库的更可自定义版本？
- 在 E2E 论坛上、我可以看到、可能涉及 BiSS 编码器库的库版本将于2022年6月随新 SDK 一起发布。 是这样吗？ 您是否知道将发布什么内容？
- 不清楚 BiSS/EnDAT 库使用的 CLB 是什么。 请确认以下内容吗？
-
- BiSS 位置库使用1个 PWM (ePWM4)、2个 CLB 逻辑块(3和4)、1个 SPI
- EnDAT 位置库使用2个 PWM (ePWM3和4个)、3个 CLB 逻辑块(3、4和？)、1个 SPI
下面是我从 E2E 论坛上阅读的内容。
目前、新 CLB 工具和完整源代码尚未提供 EnDat22和 BiSS-C。
这些计划将于今年晚些时候发布。
BiSS-C 的当前库仅适用于 F28379D。 此外、这些库仅可用于连接到1个编码器。 在给定时间内、没有用于在编码器之间切换或支持多个编码器的内部开关。
BiSS-C 库可能不适用于 SSI 接口。 该库具有预定义的功能、无法修改。
我们正在为 SSI 接口开发一个单独的库。 请观看 www.ti.com/c2000drives 页面获取更新。
我们计划在今年晚些时候发布 F28388x 的版本、其中提供软件源、但我没有明确的日期。
TMS320F28388S：它是否支持 CLB 库的 ENDAT2.2？
TMS320F28379D：BiSS-c 初始化设置。 在该器件上、CLB 由与 PWM 相同的时钟计时。 由于使用了 CLB 逻辑块3、因此启用了 ePWM3时钟。
BiSS 实例使用2个 CLB 逻辑块。 在示例库中、它使用逻辑块3和逻辑块4。 这对引脚的使用有一定影响(请参阅下面的 ePWM4A/B 选择)
ePWM4A/B
逻辑块4输出0能够覆盖 ePWM4A、而逻辑块4输出2可以覆盖 ePWM4B 输出-选择这些是因为它很方便、并且可以利用跳闸功能来设置初始值。
注意：这种基于逻辑块#- Tile1的更改最多可以覆盖4个 ePWM1A/B、Tile2 ePWM2A/B 等。 有关连接功能、请参阅器件特定技术参考手册(TRM)的 CLB 章节。
EPWM4B 必须连接到所用 SPI 实例的 SPICLK。 在本例中为 SPIB。 CLB 驱动该时钟。
GPIO9是 CLB 通过 OUTPUTXBAR 访问的 GPIO。 CLB 输出4和输出5 (在任何逻辑块上)可连接到 OUTPUTXBAR。 在这种情况下、是逻辑块3访问此功能。 请参阅 CLB TRM 一章。
TMS320F28388D：BiSS-C 可用性不幸的是、我们将查看2022年6月 SDK 版本的时间范围。
https://www.ti.com/tool/TIDM-1008
TI 库为 EnDat 消耗3个逻辑块、为 BiSS-C 消耗2个逻辑块、为 T-format 消耗1个逻辑块
逻辑块2、3和4始终使用。
使用逻辑块1、但仅在最初使用、直到完成电缆长度的延迟补偿测量。
因此、可使用不同的配置覆盖逻辑块1配置、以便在延迟补偿完成后处理 PTO。
此致、
Danilo
