[参考译文] TMS320F28386D：SPI：仅在加载 FIFO 后开始传输

Manoj、

嗯、你让我迷路了。

处理器是主处理器，如何解决？

写入 FIFO 时，数据不会立即发送？

克莱蒙特

Clement、

您是否说 F28386D SPI 是从器件而不是主器件？ 我的建议是 SPI 主器件配置、不适用于从器件配置。

此致、

曼诺伊

不，他是主人。

但我不明白这是如何为大师训练的。

如果我对 FIFO 执行写操作、那么 F28386D 的外设将输出空数据、即 SPISTE 不会像您建议的那样输出到从器件、但时钟和数据将被移出、从而清空 FIFO。

克莱蒙特

在主器件配置中、当 SPISTE 引脚被拉高时、所有其他 SPI 引脚均处于高阻抗状态。 因此、在 SPISTE 引脚被拉至低电平之前、对 SPI TX FIFO 的任何写入都不会立即传输。

但引脚是否由外设驱动？

我在这里有点麻烦、因为我觉得用于 SPI 外设的引脚配置独立于外设、并且有多种可能性。 那么、外设如何知道它不会驱动任何东西呢？

外设不会驱动信号？ 只是如果我们通过 GPIO "手动"管理它、它就不会传播。

也许我很固执、但我仍然看不出这是怎么工作的。

如果我以 SPIA 外设为例、STE 引脚可以位于 GPIO19、GPIO35、GPIO57或 GPIO61上。

因此，如果我跟随您，如果我不将其中的任何一个配置为 STE，那么在这些 GPIO 上设置低电平将启动 SPIA 外设的通信？ 我必须承认、这对我来说不是合乎逻辑的。

此致、

克莱蒙特

我们以前从未有过这一要求。 所以、我从未尝试过它。 因此、我根据我对模块的理解提出了我的建议。

我可以在2个工作日内尝试此实验、然后返回给您。

您好！

我有点怀疑、是的、请回答。

谢谢、

此致、

克莱蒙特

Manoj、您好！

感谢您的实验。

我知道我是对的  

暂时换奴隶是个好主意，我没有想到。

切换回主设备时，我是否需要在 FIFO 中写入另一个字，或者如果 FIFO 中有字，它是否会自动启动？

此致、

克莱蒙特

不需要、您无需再写另一个字。 重新启用主机模式后、FIFO 的内容将自动传输。

Manoj、您好！

这是否可以在 TRM 中正式记录？

我提出这一问题是因为我们正在为航空领域发展、所以我们需要根据记录的行为来做事情。

此致、

克莱蒙特

Clement、

在未与设计团队确认上述配置的情况下、我无法编辑 TRM。 我将把这个问题放在设计上。 他们可能至少需要5-7个工作日才能回来。 我会随时向您发布。

此致、

曼诺伊

Manoj、

当然可以。

感谢设计团队的确认。

克莱蒙特

好的。 我将与设计团队联系、并与您联系。

此致、

曼诺伊

Clement、

设计团队告诉我、他们需要运行仿真来检查我们是否可以动态更改主从配置。

他们是一些紧急工作的中间人，将能够在今后几周内对此进行研究。 我会随时向您发布。

此致、

曼诺伊

Clement、

我确实得到了设计团队的确认、即上述权变措施将不会出现任何问题。 他们运行了一些仿真以进行确认。

此致、

曼诺伊

Manoj、

非常感谢！

如果 可以在 TRM 中指明、那将是完美的。

此致、

克莱蒙特