This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28335:澄清了 Uniflash 中的一些设置用法

Guru**** 2586775 points
Other Parts Discussed in Thread: UNIFLASH

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1136980/tms320f28335-clarify-some-setting-usage-in-uniflash

器件型号:TMS320F28335
主题中讨论的其他器件:UNIFLASH

尊敬的香榭丽舍

我向我们的客户提出这一问题。

由于用户的生产线上的闪存编程存在问题、用户希望确保 Uniflash 中的每项设置都正确无误。

在 Uniflash 设置和实用程序中、  

1) 1)以下哪项是用于设置"时钟配置"的设置? 如果用户使用20MHz 外部晶振、用户是否应将下面的设置为20 x 10 / 2 = 100MHz?  

因为 F28335的运行频率可高达150MHz、但 PLLCR 最大值为10。

我们如何使用以下设置来获得150MHz?

2) 2)低于"频率测试"的目的是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wayne、

    我将其分配给了我们的 F28335专家。  请在下周初回复。

    谢谢、此致、
    Vamsi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    韦恩、

    根据 TRM、PLLCR 寄存器的值上限为10。  这是客户可用的最大 PLL 倍频器。  在这种情况下、客户可以实现的最高系统时钟为20MHz x 7 (PLLCR)/1 (CLKINDIV) = 140MHz。  他们也可以在 Uniflash 中使用此设置。

    切换测试在 GPIO 上输出一个 SYSCLK 的导数、该导数从下拉列表中选择。  建议在开发过程中使用、以确保 PLL 设置在编程前获得预期的输出时钟。  我认为输出应该是10kHz、但我不确定 Uniflash 版本是否会针对150MHz 或非150MHz 的不同 Sysclks 自动更正。

    一旦客户对时钟设置有信心、则无需在编程之前运行此测试。

    最棒的
    Matthew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matt:

     我认为输出应该是10kHz,但我不确定 Uniflash 版本是否会针对不同的频率(即150MHz 或以下)自动更正。

    我对上述情况并不十分清楚。 请您更清楚地说明这一点吗?

    如果用户在 Uniflash 设置的时钟配置中设置20MHz x 7 (PLLCR)/1 (CLKINDIV)= 140MHz、则此140MHz 测试与 GPIO 频率测试之间的关系是什么?

    黄维恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    韦恩、
    我需要向 Uniflash 所有者核实他们是如何实现这一点的。  当使用独立 API 时、随着 SYSCLK 的变化、这应该保持在10kHz/自动分频。

    最棒的

    Matthew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    韦恩、

    根据我发现的结果、无论时钟设置如何、我认为这应该是10kHz、也就是说、代码应该自行调整延迟环路以保持该恒定。

    最棒的

    Matthew