[参考译文] TMS320F280041C：reg：时钟频率在控制器断电和通电后降低。

您好、Nithin、

您的时钟配置是否已编码载入闪存、它是否还包括使能 SYSCLK 至 XCLKOUT？

当您说加电和断电时、您是否对电路板进行电源循环？

当频率较低时、您还能转储 CLK_CFG_regs 吗？

再次上电时、是否已连接到 CCS？

请分享有关如何对器件进行下电上电以及如何执行代码的更多详细信息。

此致、

Nirav

Nirav、您好！

Nirav、您好！

我通过切换 GPIO 来确认是否加载了闪存中的代码、由于时钟频率降低、切换过程中会出现更多延迟、因此情况正常。

在进行检查时、我们观察到默认情况下、它在断电和开启后将内部振荡器时钟频率作为系统时钟。

加载代码后、我将移除电源、我将再次为检查应用提供电源、然后我们观察到电流下降、XCLKOUT 频率下降。

当频率较低时、您还能转储 CLK_CFG_regs 吗？ (我不理解这个问题的含义)。

没有 iam 不会在断电和通电后再次连接 CCS。

此致、

镍薄型

您好、Nithin、

当您加载代码并连接到 CCS 时、您是否检查了 GPIO 切换、以及是否在 SYSCLK 频率(即100Mhz 速率)下发生？

此外、当您重新加电时、您的代码是否从闪存正确执行？ 这意味着您确定它锁定 PLL 并将 SYSCLK 配置为 PLL 时钟吗？ 默认情况下、SYSCLK=INTOSC、因此如果您想使用 PLLCLK、则需要配置 PLL 并在代码中将其用作系统时钟、PLLCLKEN=1。

此致、

Nirav