我使用28069M SCIB 模块根据 Modbus-RTU 协议实现与编码器的 RS485通信。 28069M 板是定制的。 485chip 为 SN65HVD485。
GPIO40被配置为 SCITXDB；
GPIO41被配置为 SCIRXDB；
GPIO43被配置为方向控制；
MCU 作为主器件、编码器作为从器件。
SCIB 发送器中断和接收器中断全部启用；
发送器缓冲器和接收器缓冲器电平= 2；
当前的情况是、MCU 发送器似乎正常、因为编码器返回脉冲输出(如果发送到编码器的脉冲不正确、则编码器不会返回脉冲输出)。
但接收器在 CCS 调试窗口中显示如下错误：
由于产生了错误、因此无法进入接收中断。
如何解决这个问题？ 如有任何意见，请提出。
感谢您的回答。 今天、我得到的示波器如下：
通道1 (黄色)是28069 GPIO40 TX 上的脉冲；通道2 (蓝色)是28069 (GPIO41) RX 上的脉冲。
当前的情况是发送中断正在工作、但接收中断不起作用、因为发生接收错误。
波特率为9600bps。
下面是 SCIB 模块设置；
void scib_fifo_init()
｛
//下面是使用 RS485编码器通信的 SCI 操作；
ScibRegs.SCICCR.all =0x0007； // 1停止位，无环回
//无奇偶校验，8个字符位，
//异步模式，空闲线协议
ScibRegs.SCICTL1.all =0x0003； //启用 TX、RX、内部 SCICLK、
//禁用 RX ERR、睡眠、TXWAKE
ScibRegs.SCICTL1.bit.RXERRINTENA=0； //接收器错误中断被启用
ScibRegs.SCICTL2.bit.TXINTENA=1； //启用 TXRDY 中断；
ScibRegs.SCICTL2.bit.RXBKINTENA=1； //启用 RXRDY/BRKDT 中断；
ScibRegs.SCIHBAUD = 0x0001； // 9600波特@LSPCLK = 22.5MHz (90MHz SYSCLK)。 复位默认值：90MHz/4=22.5Mzh；
ScibRegs.SCILBAUD = 0x0024； //24.
ScibRegs.SCICCR.bit.LOOPBKENA=0； //禁用回路
ScibRegs.SCIFFTX.All=0xC022； // SCI 复位；发送 FIFO 使能；发送 FIFO 中断级别=2；
ScibRegs.SCIFFRX.All=0x0022； //接收 FIFO 中断级别=2；中断被禁用；
ScibRegs.SCIFFCT.All=0x0； // FIFO 传输延迟=0；(一帧到下一帧之间的延迟)
ScibRegs.SCIFFTX.bit.TXFFINTCLR =1；
ScibRegs.SCIFFTX.bit.TXFIFOXRESET=1； //发送 FIFO 复位；
ScibRegs.SCIFFRX.bit.RXFIFORESET=1； //接收 FIFO 复位；
ScibRegs.SCIFFRX.bit.RXFFINTCLR =1；
ScibRegs.SCIFFRX.bit.RXFFIENA=1； //
ScibRegs.SCIPRI.bit.Soft = 1； //完成当前接收/发送
//停止前的顺序
ScibRegs.SCIPRI.bit.FREE = 0；
ScibRegs.SCIFFRX.bit.RXFFIL =2； //接收 FIFO 中断级别=2；
ScibRegs.SCICTL1.all =0x0023； //发送使能；接收使能；重新使能 SCI；
｝
下面是接收中断子例程：
_interrupt void scibRxFifoIsr (void)
｛
if ((timer0_count = 0)&&(signal_receive = 0))
｛
if (count_receive <=3)
｛
uint16 i；
for (i=0；i<2；i++)
｛
recBuf[2*count_receive+i]= ScibRegs.SCIRXBUF.all；//读取数据
｝
COUNT_Receive++；
｝
否则、如果(COUNT_Receive >=4)
｛
signal_receive = 1；
COUNT_Receive = 0； //复位
｝
｝
ScibRegs.SCIFFRX.bit.RXFFOVRCLR=1； //清除溢出标志
ScibRegs.SCIFFRX.bit.RXFFINTCLR=1； //清除中断标志
PieCtrlRegs.PIEACX.ALL |=0x100； //发出 PIE ACK
｝
下面是计时器中断子例程、通信周期为100ms。
_interrupt void timer0Isr (void)
｛
if (timer0_count = 0) 达到//90ms 周期、10ms 周期开始；
｛
ConfigCpuTimer (&CpuTimer0、90、10000)； //config 10ms 开始
GpioDataRegs.GPBSET.bit.GPIO43 =1； //发送方向使能
timer0_count=1； //发送时间段的符号
signal_transmit = 0； //启用发送
｝
否则、如果(timer0_count = 1) 达到//10ms 周期、90ms 周期开始
｛
ConfigCpuTimer (&CpuTimer0、90、90000)； //config 90ms 以开始
GpioDataRegs.GPBCLEAR.bit.GPIO43 =1； //接收方向使能
timer0_count=0； //接收时间段的符号
signal_receive=0； //启用接收
｝
CpuTimer0Regs.TCR.ALL = 0x4000；
//确认此中断以从组1接收更多中断
PieCtrlRegs.PIEACX.ALL |= PIEACK_Group1；
｝
请帮助我找出可能的原因、谢谢。
您好！
看起来我最初担心的问题是正确的：项目中使用的编码器在传输期间将 F2806x RX 线路拉低。 请参阅下图中有关问题的红色框。
这不是 UART 协议的标准、会导致系统中出现中断检测。 这是有问题的、因为它始终会导致这样的错误。
遗憾的是、这不是 F2806x 特有的问题、但是任何接收中断检测的 UART 器件 RX 都会将其标记为错误或特殊状态。
因此、请联系编码器器件的支持团队以确定产生此"低脉冲"的原因、因为这是问题的根源和原因。
一旦从编码器的输出中移除低电平脉冲、所有操作都应该正常！
一旦消除低脉冲、我很乐意提供帮助！
此致、
Vince
谢谢、Vince：
粘贴的波形位于 DSP Tx 和 Rx 引脚上；这两个引脚与 sn65hvd485的 DI 和 RO 引脚连接。 而 sn65hvd485 A、B 引脚与编码器输出相连。 我使用的硬件电路如下：
之前粘贴的示波器来自485芯片的 RO 引脚和 DI 引脚。
我已经向编码器供应商询问了您提到的问题、他们告诉我编码器输出是标准 RS485。 我得到的示波器位于485芯片之后、而不是编码器输出上的示波器、因此他们猜芯片可能有一些问题。 今天、我已经测试了编码器输出 viz、sn65hvd485 A、B 引脚上的示波器、示波器如下：
上行是485芯片的一个引脚、下行是 485芯片的 B 引脚。
因此、编码器输出脉冲似乎总是有差异的、但在485芯片之后、RO 引脚在 DI 引脚有效传输期间处于低电平(之前粘贴的示波器)。 那么发生了什么事？ 电路在某处有问题？
感谢您的所有评论和解释。 实际上、我曾提到"低电平不是由连接到 GND 的 R37引起的"； 今天、我对其进行了测试以阐明这一点。
我已从 sn65hvd495芯片的"RO"引脚和 DSP"GPIO41"引脚上断开 R38。 则电路如下所示：
然后、我在其中运行 CCS 程序并测试 SN65HVD485 "RO"和"DI"引脚上的波形、结果如下：
在上图中、通道1 (黄色)是 SN65HVD485芯片的"DI"引脚上的波形、这是 DSP 向编码器传输的信号；通道2 (蓝色)是 SN65HVD485芯片的"RO"引脚的波形、这是编码器向 DSP 传输的信号。
从示波器可以看出、Sn65HVD485芯片的"RO"引脚上仍然存在低电平、而不在该引脚上连接任何电阻器、该引脚现在处于悬空状态。
因此、"低电平"的主要原因并不是与 sn65hvd485芯片的"RO"引脚连接的电阻器引起的。
下面是 sn65hvd485芯片的"A、B"引脚的示波器结果、该引脚从编码器传输到 sn65hvd485。
您好！
谢谢 Vince 和 Gillion、我在485芯片的输出上设计了一个简单的电压电平电路后、问题就得到了解决。 如下所示的电路、
我使用 PNP 晶体管实现5V 至3.3V 电平转换。
我在 SCIB 的 DSP 引脚上得到以下波形；
SCI 接收器中断正常工作。 尽管电压电平位移电路并不完美、因为它几乎是从示波器中看到的 DSP 引脚的最大4V 脉冲输入。 我认为这是由电压转换电路引起的、该电路设计可能不是很好、但问题已经解决。
再次感谢大家 的宝贵意见和建议、逐步帮助我。
谢谢你。
