[参考译文] TMS320F280049C：ADC S/H 运行期间的信号下降

您好、Muhammad、

我无法解释一 个输入出现压降和另一个无压降的差异；我希望这两个输入都出现非常显著的压降、因为 ADC 输入引脚上没有太大的电容。  这些输入之间的唯一区别是多路复用 PGA 功能(PGA 输入与 PGA 输出滤波器)、但在 任何情况下、我都不会期望启用 PGA。  

无论采用哪种方法、我想您都将遇到一些使用该电路驱动 ADC 的问题。 OPA2317的带宽为300kHz、但您需要更高的带宽才能在320ns 内将 ADC 输入稳定至>12位。  例如、使用模拟工程师计算器(https://www.ti.com/tool/ANALOGUE-ENGINEER-CALC)、 300kHz 运算放大器12位的预期稳定时间约为10us、比您可以配置(或可能需要配置)更长：

要在320ns 内驱动输入、您需要查看带宽接近11MHz 的驱动级运算放大器：

另请注意、建议的驱动级 ADC 引脚电容为~240pF。  这比内部 ADC S+H 电容器大20倍。  这可确保当 ADC 通过关闭 S+H 开关进行采样时、内部 S+H 电容器的反冲大约 小于 ADC 满量程范围的5%。  这可以防止 ADC 输入引脚上的大瞬变、通过强制运算放大器进行转换而不是以指数方式使小信号趋稳、从而进一步降低趋稳速度。