This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28374D:ADC 连续采样最小窗口时序多通道

Guru**** 2431490 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/963705/tms320f28374d-adc-continuos-sampling-min-window-timing-multiple-channel

器件型号:TMS320F28374D

大家好  

根据数据表、t 采样窗口持续时间的最短时间为75ns。 我可以找到使用此配置(过采样) 的示例工程、即 ADC_SoC_Continuous_cpu01。 示例项目仅使用一个通道来连续使用 SOC。

但是、在我的代码中、我使用了多个通道并尝试连续使用 SOC。 我必须提供至少150ns 的采样窗口持续时间(ACQPS)、以获得正确的 ADC 读数。 为什么?  

对于连续 SOC (过采样)、75ns 的最短时间是否只能应用于单个 ADC 通道?

此致

卡洛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    请通读  以下应用程序的简介部分。 注释。  当您在具有不同电压的多个通道中进行扫描时、这往往会暴露输入信号调节电路中的任何趋稳问题。  

    在高采样率下达到最小 S+H 时间通常需要相当好的信号调节电路。  您还可以在 应用程序中使用仿真方法。 请注意、以检查特定信号调节电路的趋稳情况。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Devin,

    因此,如果   您的外部网是合适的,那么75nS 是可以的,作为应用手册? 我对吗?

    谢谢你  

    BR

    卡洛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    是的、没错。  

    如果您使用模拟工程师计算器首次通过输入设计、您将最终得到一个输入电路、该电路沿着10至100欧姆范围内的~40MHz 带宽、300pF 电容器和串联 R 线走线(您希望进行仿真以优化 R 值)。  不太理想的电路会导致稳定速度较慢、因此需要更长的 S+H 时间。  

    或者、如果您使用电荷共享输入设计(ADC 引脚电容器较大、标称值为14.5pF*4096*2 =~120nF)、则您将具有采样率限制(但增加 S+H 在这里仍然有用、因为这将增加采样之间的时间、 这将降低采样率、因为采样是背靠背的)。