大家好
根据数据表、t 采样窗口持续时间的最短时间为75ns。 我可以找到使用此配置(过采样) 的示例工程、即 ADC_SoC_Continuous_cpu01。 示例项目仅使用一个通道来连续使用 SOC。
但是、在我的代码中、我使用了多个通道并尝试连续使用 SOC。 我必须提供至少150ns 的采样窗口持续时间(ACQPS)、以获得正确的 ADC 读数。 为什么?
对于连续 SOC (过采样)、75ns 的最短时间是否只能应用于单个 ADC 通道?
此致
卡洛
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好
根据数据表、t 采样窗口持续时间的最短时间为75ns。 我可以找到使用此配置(过采样) 的示例工程、即 ADC_SoC_Continuous_cpu01。 示例项目仅使用一个通道来连续使用 SOC。
但是、在我的代码中、我使用了多个通道并尝试连续使用 SOC。 我必须提供至少150ns 的采样窗口持续时间(ACQPS)、以获得正确的 ADC 读数。 为什么?
对于连续 SOC (过采样)、75ns 的最短时间是否只能应用于单个 ADC 通道?
此致
卡洛
您好、Carlo、
是的、没错。
如果您使用模拟工程师计算器首次通过输入设计、您将最终得到一个输入电路、该电路沿着10至100欧姆范围内的~40MHz 带宽、300pF 电容器和串联 R 线走线(您希望进行仿真以优化 R 值)。 不太理想的电路会导致稳定速度较慢、因此需要更长的 S+H 时间。
或者、如果您使用电荷共享输入设计(ADC 引脚电容器较大、标称值为14.5pF*4096*2 =~120nF)、则您将具有采样率限制(但增加 S+H 在这里仍然有用、因为这将增加采样之间的时间、 这将降低采样率、因为采样是背靠背的)。