[参考译文] TMS320F280049：晶体驱动

尊敬的 Andrew：

感谢您提供反馈。 不过，我想澄清几点。 我们文档的目的是为客户提供构建设计所需的基本信息、而不会将复杂且可以说是不必要的信息与设计混在一起。 数据表中提供了客户为晶体振荡器选择石英晶体时所需的所有信息。

跨导间接反映在我们的 ESR 规格中。 只要符合我们的最大 ESR 规格、就无需担心跨导/增益不足以使晶体振荡。

驱动电平是晶体振荡器可以驱动石英晶体的最大驱动电平、因此您需要选择驱动电平更大的石英晶体。 或者、您可以使用阻尼电阻器来降低晶体振荡器驱动电平。 但是、这并不是免费的、因为这会增加电路的 ESR、并可能违反我们的 ESR 规格。

"TI 建议晶体制造商使用应用板对晶体进行表征"这一表述意味着我们无法控制电路板和/或石英晶体的特性在所有条件下如何变化。 客户有责任确保电路板和晶振在所有条件下的变化都保持在我们的规格范围内。

我们重视您的反馈。 我们计划根据数据表中已提供的信息、在将来的更新中提供有关为晶体振荡器选择石英晶体的分步指南。 请告诉我，我的答复中是否有任何不明确的内容。

尊敬的 Andrew：

您对此还有疑问或疑虑吗？

我正在与我们的设计团队合作、看看是否有任何降低1mW 规格的可能性。 同时，如果您在查找符合1mW 规格的晶体时遇到问题，请访问 https://www.ctscorp.com/wp-content/uploads/2015/11/008-0308-0.pdf 。 我们在验证中使用了他们的一些晶体。 根据其数据表、其晶体可接受1mW。

设计团队的更新仍待处理。

你(们)好

我刚刚意识到、我描述了我们在28377d 设计中使用的12MHz 晶体。 我感到困惑并说12MHz *(Immut + fmult/4)/ 2 = 12 * 33.25 / 2 = 199.5MHz -这是针对28377d 的、PLL 频率当然不适用于100MHz 280049。 不过、给定的晶振数据是正确的、我也会考虑在280049设计中使用它、因为驱动功率将远低于评估板上20MHz 的驱动功率。 但我还没有使用280049尝试过该晶体。

Andrew

尊敬的 Andrew：

很抱歉耽误你的回复。 我与另一个活动绑定在一起、因此无法关闭此活动的循环。 我将在下周参加这个课程、希望能提供最终的回答、以便我们能够正确结束这个课程。

你(们)好、Frank

请不要着急，获取信息。 我可以在论坛上看到您是一个非常忙碌的人-在我看来、TI 在这里提供的服务是一流的、我希望其他人中有99.5%的人这么 做-太棒了。

Andrew

尊敬的 Andrew：

谢谢你们的客气话，我们很感激:-)。 我将在最终解决方案准备就绪时发送它。

Andrew、

如果您的测量显示晶体过驱动、我建议您在设计中使用与 X2串联的阻尼电阻(Rd)。 您需要多大的阻尼将取决于您的晶体测量结果以及所述晶体被过度驱动的程度。 我们端的唯一硬性要求是 Rd + Crystal ESR <我们的 ESR_Max_Spec、否则晶振很可能无法启动。

以准确测量晶体特性(动态电感、电容、电阻)。 等)、您将需要一个网络分析器。 但是、如果您有电流探头、我相信您可以估算 ESR。 其原因是、当晶体在基波处开始振荡时、ESR =动态。 由于只剩下电阻、您应该能够在晶体网络上使用欧姆定律、使用流经晶体的均方根电流和晶体节点之间的均方根电压差来计算 ESR。 我认为唯一的问题是、大多数电流探头对"小"电流的影响不大、由于功率计算使电流平方、因此测量中的任何小误差都会被放大。

我不会太担心 CL (在合理范围内)、因为这主要是拉取频率。 在我看来、最重要的参数是 ESR 规格、因为如果超过该规格、晶体将不会启动、您的系统将会自我保护。

我了解您对 LaunchPad 的关注、并且知道我们的大多数客户都使用该 LaunchPad 来为其设计选择组件。 我没有亲自测量 F280049 Launchpad 上晶体的驱动水平、但如果我想进行猜测、我会说它可能会被过度驱动。 但是、在 launchpad 上、我们有一个与 X2串联的占位电阻器。 该电阻器当前填充为0欧姆。 我想听取你的 CTS 回复。

你(们)好、Frank

感谢您的意见 -我发现讨论非常有用。

是的、我们 始终使用阻尼电阻器、但我   尚未将其影响包含在我刚才进行的计算中。  一个有助于了解 振荡器输出阻抗的参数。 然后、在进行测量之前、可以准确计算其影响。 在任何情况下、我们都有一个网络分析器。 它不是真正的高端型、但 Omicron Bode 100的 效果一般都非常好。

CTS 445I23C12M00000 12MHz 16pF

CO = 3.27pF

RM = 15.94 Ω (动态电阻)

Fs = 11.9987MHz

fp = 12.006MHz

CS = 3.978fF

LS = 44.22mH

ESR = RM * (1 + Co/CL)^2 = 23 Ω、  此时 CL = 16pF

正如预期的那样、这小于 数据表中的50欧姆最大值。 问题是、它 仅 为一个样本、我们 不知道 ESR 在整个生命周期中是如何变化的、只有在正确驱动时它小于给定的最大值。

如果应用驱动电平公式 (来自 TI SWRA495F)、则 DL = ESR*(PI * f *(CL + C)* Vpp)^2 、该公式为  Vpp 3.3V 提供91µWatt μ W。 但持续多长时间？ 我可以想象、对于许多用户来说、他们最多可以运行100µW μ A 晶体、并且始终没有问题、具体取决于 产品的时间、市场 寿命和温度。

我认为、对于 12pF 校准晶振、甚至是16pF 的晶振、只要12pF 的负载、由于 DL 更低、因此我很安全地使用这款 CTS 晶振。 我一定会报告 CTS 所说的话，但我不能屏住呼吸。

当然、我会添加一个12MHz 晶体不会仅为99MHz SYSCLK 提供100MHz 的频率(或者我是否错过了一个技巧？)。 对我来说，大约12的优点似乎是 ESRmax* f ^2的产品对于  我所见的一些晶体来说似乎最低。 这 会降低 DL。

CTS 445：

10MHz -< 12MHz、 ESRmax = 100 Ω  -> f^2* ESR = 100*100 = 10000

12MHz -< 16MHz、ESRmax = 50 Ω    ->  f^2* ESR = 144*50 = 7200

16MHz -< 30MHz、ESRmax = 40 Ω    ->  f^2* ESR = 256*40 = 10240

附录1：

因此、我刚刚使用其20MHz 晶体针对不同阻尼电阻器(R31)在 Launchpad 上进行了一些测量、并   使用在 POST 开始时描述的校准运算放大器缓冲器在皮尔斯振荡器输入引脚 X1 (C39)上测量了以下 p-p 电压。

Rd = 0 给出了3.21Vpp

RD = 220R 给出了2.87Vpp

Rd = 470R = 2.63Vpp

Rd = 1K = 2.25Vpp

Rd = 1K5 = 2.0Vpp

(对于 20MHz 下的运算放大器测量带宽、上述所有电压均按0.95缩放)

显然、正如  Frank 所指出的、这种降低的电压将有所帮助。 但 随后 应测试启动时间和安全 裕度、以确保振荡器始终可靠启动。 通常情况下、这需要增加与晶体串联的电阻、直到它停止振荡、然后将该值除以 ESRmax。 根据您遵循的准则、这至少应为 3 - 10、其中5是经常引用的数字。 我本来会这样做、但 Launchpad 上的晶体有点难去除。

附录2：

我设法使用热气脱焊工具从280049 Launchpad 上移除20MHz ECS 晶体、 并使用振荡器输出端的阻尼电阻 Rd 和与晶体串联的各种 Rx 值进行了以下测量、以检查安全裕度。 在所有情况下都观察到振荡发生。 未记录振荡开始时间。

ECS-200-18-30B-AG-TR 20MHz 18pF

RX=0、RD=220、X1 = 2.76V 时的 Vpp

Rx=0、Rd=1K、X1 = 2.12V 时的 Vpp

RX=220、RD=220、X1时的 Vpp = 0.99V

Rx=220、Rd=470、X1时的 Vpp = 0.81V

Rx=220、Rd=1K、X1时的 Vpp = 0.54V

(对于 20MHz 下的运算放大器测量带宽、上述所有电压均按0.95缩放)

CTS 445I23C12M00000 12MHz 16pF ( 280049 Launchpad 中的两个15pF 负载电容器保持不变)

RX=0、RD=220、X1 = 3.09V 时的 Vpp

Rx=220、Rd=220、X1时的 Vpp = 1.75V

Rx=220、Rd=470、X1 = 1.64V 时的 Vpp

Rx=470、Rd=470、X1 = 1.04V 时的 Vpp

(对于在12MHz 下测量运算放大器的带宽、上述所有电压均按0.97进行了缩放)

此致

Andrew Green

尊敬的 Andrew：

感谢您提供测量结果。 这肯定是一次富有成果的讨论。 似乎您对事情有很好的处理能力。 我没有手头上的振荡器输出阻抗、因此必须联系我们的设计团队。 我们的本地站点目前没有网络分析器、但我会尝试提供网络分析器。

您的 Rd 测量结果非常有趣。 但是、我要小心不要使 X1上的峰间电压下降得太低。 我可以告诉大家、电路中的某个位置有一个内部比较器、用于监控 X1上的电压。 如果该峰间电压下降过低、比较器将停止识别它、并且器件将没有时钟。 此外、尽管我们不直接指定负电阻、但我可以告诉您、10MHz 时的振荡具有最大的负电阻、因此您在可使用的 Rd 方面有更大的余地。

由于您对晶体分析的深入了解、我建议您也投入启动时间。 如果您想了解有关如何精确测量该值的任何建议、我们所使用的方法之一是测量时钟随时间变化的占空比。 CLKSRCCTL3寄存器将直接在 GPIO 上输出 XTAL。 请注意、该时钟将是方波、而不是正弦波作为 X1上的信号。 因此、晶振的启动时间将是 XOSCOFF 位被写入时到 XCLKOUT 上的占空比达到45%到55%之间的增量时间。 如果您运行此实验、您将注意到、随着 Rd 增加到您正确指出的不再启动的位置、晶体的启动时间会显著延长。 您需要使用某种形式的频率/周期分析工具包、因为它需要绘制从时间0开始的每个周期的占空比。 您还会发现10MHz 的启动时间最慢、因为10MHz 信号完成反馈环路所需的时间更长。

我想您不能完全使用12MHz 晶体获得100MHz。 在我看来、所有为您提供100MHz 频率的乘法器和分频器组合都违反了我们在数据表中指定的频率范围。

我正在与另一位同事合作、将我们的一些电路板发送到我们的电源、以进行驱动级测量。 诚实地说、晶体制造商是专家、最有资格准确地进行这些测量。 我没有这方面的时间表、也不能承诺任何日期、但我们一定会密切关注这一点。

你(们)好、Frank

感谢您提供有关测量 启动时间和比较器的提示-我一定会对其进行研究。 我在28069上的启动时间有点烧坏了。我的 Rd = 470欧姆、并调整了我的测试代码中的振荡器启动等待延迟、但之后忘记告诉软件人员。 他们开发的一些电路板在 TI 库定义的时间内开始开发"真实"代码、而其他电路板则没有开始开发。 但在我们投入生产之前、我们已经足够快地解决了问题。

刚刚使用我们的波特图100在 Launchpad 晶振 ECS-200-18-30B-AGN-TR (ESR 最大值= 40、Cload = 18pF、DLmax = 100uW)上测量了以下结果

Rm = 9.83 Ω

CP = 3.25pF

Fs = 19.997MHz

FP = 20.024MHz

CS = 8.77fF

LS = 7.22mH

ESR (Cload = 18pF)= Rm*(1+Co/CL)^2 = 13.7 Ω

ESR (Cload = 12pF)= Rm*(1+Co/CL)^2 = 15.8 Ω

因此、在本例中 、ESR 远小于数据表中的最大40欧姆、因此 Launchpad 上的晶体可能被驱动至接近指定的最大100uW、但可能不超过该值。  但是 、在听起来可能重复的情况下 、这是我们作为设计人员面临的问题-晶体制造商只提供 最大值、没有统计数据。 但是、对于 Rd 的司法选择、我认为无需使用1mW 晶体即可找到解决方案。

附录1：

我使用了具有 Rd=470欧姆 的 CTS 12MHz 晶体、并根据您的建议将 XCLKOUT 路由到 GIPO16。 将 5V 电源连接到 Launchpad 后、您会看到 X2变为高电平、几 毫秒后、它急剧下降至大约1V、然后在大约500uC 后、振荡开始累积。 我在该下降沿触发了单次触发。 我附上了两个示波器捕获。 绿色迹线= X2、紫色迹线= GPIO16。

从绿色 X2下降 转换至 1V、直到 GPIO16上出现的 XCLKOUT 的开始为2ms。 我能不能假设 这是所需的振荡器启动延迟、还是它实际上比 该延迟更长、我必须使用 您描述的"寄存器"方法。 紫色迹线几乎会立即达到51%的占空比、 如放大 后的第二个附件中所示。

我还添加了200欧姆与晶振串联、以验证在最坏情况下 ESR 是否 存在"约" 5的安全裕度。  波形上没有差异、直到  XCLKOUT 出现的2ms 延迟 保持不变。 如果将 Rx=200R 输入、并且将 Rd 更改为1K 或0ohm 也没有 效果- 2msec 保持不变。

附录2：

我要补充 的是、紫色 XCLKOUT 迹线配置为 PLLSYSCLK。 碰巧是 PLL 被设置为5、XCLKOUT 分频 器被设置为8、所以频率= 12MHz x 5/8 = 7.5MHz。

谢谢

Andrew

 

尊敬的 Andrew：

您提供的示波器镜头是一个熟悉的景象:-)。 不过、您并不是在测量晶振启动时间、而是通过 INTOSC2测量 PLL 启动时间、或者可能是某种组合、我还不确定。 我相信这是您未看到不同路的启动时间变化的原因之一 为了准确测量它、你需要使用 CLKSRCCTL3.XCLKOUTSEL = 7来输出 XCLKOUT 本身、然后通过 XTALCR.OSCOFF 来打开/关闭晶振。 为了指示何时写入 OSCOFF、您可以用 GPIO 切换对该寄存器进行写操作、并在示波器上监控 GPIO 切换。

您还可以看到占空比立即达到约50%、这一点也很有趣。 如果您考虑任何模块的加电时间、而不仅仅是晶体、它们都具有类似的特性。 此特性为：快速或慢速压摆、后跟一些过冲/下冲、然后最终稳定。 对晶体进行解释时、您应该会看到其中的一些特征。 从本质上讲、它立即达到50%占空比有点异常。 我希望看到的是占空比、它在0%至100%之间反弹几次、然后最终稳定至45%至55%并保持在该范围内。 这是您需要对占空比进行逐周期图解的原因之一、以查看 XCLKOUT 占空比何时进入45%至55%窗口并保持在该窗口中。 这是一种准确的方法、但有点繁琐。

我理解您的理由、因为它不仅适用于设计分析、还需要最大规格。 但是、如果设计符合最大规格、尤其是给定的最大规格、则设计会更稳健。 我们建议用户始终尽可能接近最大规格进行设计、因为即使他们收到的大多数器件不会接近最大规格、也可能会收到超过最大规格的器件。 我认为这适用于整个行业。

正如您提到的、我们在数据表中的建议将与使用 Rd 的用户的建议大致相同、但会测试各种晶体方面、以确保所选 Rd 在各种条件下都足够。

你(们)好、Frank

好的、我有一些结果看起来更有意义。 这就是我们所做的：

设置 XCLKOUT,以便 它可以被查看并且这次被配置为 OSCCLK。 然后、在(f28004x_sysctrl.c)中激活晶体振荡器的 SysX 振荡器()例程中、我们会按照您的建议切换 GPIO 引脚。 以下结果用于 将 Rx = 200欧姆的 CT 12MHz 晶体与晶体串联、以模拟"最差"情况。  实际上、我忘了取出它、 进行测量、并想知道这是什么。 我针对 Rd = 0、470R、1K 进行了测量。  试图找到 45-55%的占空比是非常主观的、但您可以看到路的影响 我附上了四个示波器捕获。 在下面 的一个中、蓝色曲线针对 Rd=470保存、而 Y/G/V 针对 Rd=0欧姆。 Y =  振荡 器被启用后 GPIO 被切换、G =振荡器 X1输入、V = GPIO16上的 OSCCLK 输出。  请注意、我将保存的蓝色 波形四处移动以获得更好的观看效果。 我测量的电阻为0欧姆900usec、达到45-55%、电阻为470欧姆960usec。

在下面的两个捕获中、您可以看到1) OSCCLK 如何不以50%的占空比(正如您 所预见的)开始 、以及何时 达到目标范围。

下面的最后一个捕捉显示 了 Rd=470 (以蓝色保存)的情况、而 Y/G/V 中 Rd=1K 的情况 如果 Rd=1K、我测量的时间为1380usec。

因此、它证实了增加/添加阻尼电阻确实会增加所需的启动时间、但不一定要更长。 此外 、即使与晶振串联的200欧姆电阻和 Rd = 1K 、振荡器也会启动。

Frank、我认为我们现在应该解决这个问题( 这非常有趣、 但我在这个问题上花费了太多时间)。 我很高兴我有一个 似乎满足晶体驱动电平要求和振荡器安全裕度的解决方案、并且占用空间不是很大。 CTS 仍无应答。 如果其他人决定使用 CT 中的晶体、或决定 launchpad 上的晶体满足其要求、则在这两种情况下 、都由他们负责。 目前、我将使用 TI 数据表中仍不在1mW 规格范围内的器件。 我有责任确保它正常工作。

此致

Andrew Green

尊敬的 Andrew：

我很高兴看到您的最后结果与预期更加一致。 这肯定是一个富有成果的讨论。 您现在似乎对一切都有很好的了解。 我们将汲取从中吸取的经验教训、并将其纳入文档的更新内容。

如果您以后再回到这个问题、请记住、您不需要将 OSCCLK 设置为 XTAL 来测量它。 您可以像往常一样在 INTOSC 上运行 OSCCLK、并且只需在 XCLKOUT 上启用 XTAL。 最后一点是、45%至55%的要求不是任意的、这是我们的占空比规格。

我将继续并关闭此帖子。 如果您遇到任何未来问题、请务必告知我们。 祝您在项目中一切顺利。