您好：
我需要通过 SPI 与 BMS 与 TMDSCNCD280049C 进行通信：
为了成功进行通信、我 需要从最后一个时钟边沿到片选高电平(tlag)等待至少250ns、并且我还需要在前一个 SCLK 的下降边沿将数据载入 MOSI 线路中。
我配置了 SPI、但无法获取 tlag。 此外、SPI 时钟需要为4MHz、tLEAD 也具有最大值。
在上图中可以看到 SPI 行为。 最后一个时钟边沿和芯片选择之间没有时间。 我尝试了其他方法，例如使用 PWM 和 PWM 中断生成芯片选择，以及在内部发送 SPI 命令，但该方法也不起作用，因为 tLEAD 超过 了最长时间。
有什么关于如何仅使用 SPI 模块解决此问题的想法？
感谢您的快速响应：
这是我的 SPI 配置：
SPI_disableModule(SPIA_BASE);
GPIO_setPinConfig(GPIO_16_SPIA_SIMO);
GPIO_setPinConfig(GPIO_17_SPIA_SOMI);
GPIO_setPinConfig(GPIO_9_SPIA_CLK);
GPIO_setPinConfig(GPIO_11_SPIA_STE);
SPI_setConfig(SPIA_BASE, DEVICE_LSPCLK_FREQ, SPI_PROT_POL0PHA1,
SPI_MODE_MASTER, 4000000, 8);
SPI_enableFIFO(SPIA_BASE);
SPI_setFIFOInterruptLevel(SPIA_BASE, SPI_FIFO_TXEMPTY, SPI_FIFO_RX7);
SPI_clearInterruptStatus(SPIA_BASE, SPI_INT_TXFF);
SPI_clearInterruptStatus(SPIA_BASE, SPI_INT_RXFF );
SPI_enableModule(SPIA_BASE);
这就是我发送数据的方式：
HWREGH(SPIA_BASE + SPI_O_DAT) = message;
如果我 按照您的建议将 SPI_PROT 更改为 POL0PHA0、 则 SCLK 的下降沿与芯片选择高电平之间确实有更多的时间(不够> 250ns)。 但现在的问题是、我不满足另一个要求、即我需要 在 前一个 SCLK 的下降沿加载数据
