主题中讨论的其他器件:TL082
客户使用相同的输入信号进行测试、并以相同的配置馈送至不同的 CMPSS。 他们发现不同模块的迟滞性能各不相同。 以 CMPSS3和 CMPSS4为例、所有 CMPSS 配置都是相同的。 而 CMPSS3的迟滞行为小于设置值、而 CMPSS4似乎没有 迟滞 、当 DACVAL 较高时(如3068)、这个问题就更加明显了。 您可以检查一下这个吗? 谢谢你。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
客户使用相同的输入信号进行测试、并以相同的配置馈送至不同的 CMPSS。 他们发现不同模块的迟滞性能各不相同。 以 CMPSS3和 CMPSS4为例、所有 CMPSS 配置都是相同的。 而 CMPSS3的迟滞行为小于设置值、而 CMPSS4似乎没有 迟滞 、当 DACVAL 较高时(如3068)、这个问题就更加明显了。 您可以检查一下这个吗? 谢谢你。
您好、Frank、
它们使用 VDDA (3.3V)作为 CMPSS DAC 的基准、并 使用4x 迟滞设置、因此预期的迟滞电压应为(48/4096)*3.3V = 0.03867V。
1) DACHVALA=3086、对于 CMPSS4、测得的迟滞电压为 0.002352V、低于预期值的10%;对于 CMPSS3 、测得 的迟滞电压为 0.021756V。
2) 2) DACHVALA=632、结果好于前者。 对于 CMPSS4、 测得 的迟滞电压为 0.0294V; 对于 CMPSS3 、测得的迟滞电压为0.03057V。
尊敬的 Aki:
感谢您提供额外的详细信息。 我怀疑他们的旅行很吵。 几个问题:
他们的实验有多重复? 例如、如果它们重新运行大约10次、它们测量的迟滞变化是多少?
2.如果他们将 COMPDAC 基准切换为 VDAC、他们是否会发现相同的问题?
驱动正输入的源是什么?
我假设 COMPDAC 保持稳定并且正输入被扫描。 作为一个实验、它们可以执行反向操作:保持正输入稳定并扫描 COMPDAC。
Aki、
如果他们在2台设备上看到它、则可能不是 Fluke。 下面是一个代码片段、介绍了如何测试迟滞。 我们必须把一些东西取出、这样它可能不会编译、但希望您能得到这个想法。 它们需要使用最佳非零滤波器设置的锁存器。 对于正输入上的同一信号、它们应该运行多次以查看 cmpss_TRIP_CODE 和 cmpss_unTRIP_CODE 的变化量。 如果它们变化很大、则意味着它们可以使用迟滞、但无法使用设置来测试迟滞。
while (cmps_ptr[cmpss_ndx]->COMPSTS.bit.COMPHLATCH =0){//向下扫描 CMps_ptr[cmpss_ndx]->DACHVALS .bit.DACVAL--; delay_US (1); if (cmpss_ptr[cmpss_ndx]->DACHVALS = 1;dcs_delay = cmplr.ac.rs = 1;cmplr.acrs = 1);cmplr.acr.acrs = cmplr.rs = cmprs = cmpr.rs 1;cmprs = cmprs if ((cmps_ptr[cmpss_ndx]->DACHVALS .bit.DACVAL = 0)&&(cmps_ptr[cmpss_ndx]->COMPSTS.bit.COMPHLATCH = 0){ cmps_trip_code = 0xDEAD;//失败 } 其他{cmps_trip_rtr=cmpss_cr=>cmpss_cmpss_up.microcontrollers_cmpss_cr=x=x=[cmpvr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/sr.cn/s.cn/sr.cn/s.cn/s.cn/s.cn/s.cn/s.cn/s.cn/s.cn/s COMPSTS.bit.COMPHLATCH if (((cmps_ptr[cmpss_ndx]->DACHVALS .bit.DACVAL = 0xFFF)&&(cmps_ptr[cmpss_ndx]->COMPSTS.bit.COMPHLATCH = 1)}{ cmpss_untrip_code = 0xDEAD;//失败 } 否则{ cmpss_uncrss_trip_cmpss_code.cmpss_cmpss_und_trip_cmpss_code.cmpss_cmpss_cmpss_und_cmpss_cumps_trip_cumps_cumps_code.trip_cmpss_cmpss_cmpss_code.trip_cmpss_c
您好、Frank、
客户想知道是否有必要使用我们的代码来测试它、因为他们已经扫描了 DACVAL 以获得相同的正信号。
无论如何、为了方便起见、您能否检查以下代码是否正确(由您修改)?
以 CMPSS3为例。
EALLOW; Cmpss3Regs.COMPCTL.bit.CTRIPHSEL=CTRIP_LATCH; EDIS; while (Cmpss3Regs.COMPSTS.bit.COMPHLATCH = 0){//向下扫描 Cmpss3Regs.DACHVALS.bit.DACVAL---; DELAY_US (1); if (Cmpss3Regs.DACHVALS .bit.DACVAL = 0)中断; EALLOW; Cmpss3Regs.COMPSTSCLR.bit.HLATCHCLR = 1; DELAY_US (1); EDIS; } if (((Cmpss3Regs.DACHVALS .bit.DACVAL = 0)&&(Cmpss3Regs.COMPSTS.bit.COMPHLATCH = 0)){ cmpss_TRIP_CODE = 0xDEAD;//失败 } 否则{ cmpss_TRIP_CODE = Cmpss3Regs.DACHVALS.bit.DACVAL; } while (Cmpss3Regs.COMPSTS.bit.COMPHLATCH = 1){//向上扫描 Cmpss3Regs.DACHVALS.bit.DACVAL++; DELAY_US (1); if (Cmpss3Regs.DACHVALS .bit.DACVAL = 0xFFF) break; EALLOW; Cmpss3Regs.COMPSTSCLR.bit.HLATCHCLR = 1; DELAY_US (1); EDIS; } if (((Cmpss3Regs.DACHVALS .bit.DACVAL = 0xFFF)&&(Cmpss3Regs.COMPSTS.bit.COMPHLATCH = 1)){ cmpss_untrip_code = 0xDEAD;//失败 } 否则{ cmpss_untrip_code = cmpss3Regs.DACHVALS .bit.DACVAL; } cmpss_hystelsis = cmpss_untrip_code - cmpss_trip_code;
Aki、
我找到了一个 F28075PTP 器件对其进行测试。 我没有发现任何问题。 对于迟滞4x、CMPSS1-CMPSS4显示了基准电压为3.3V 时的41至45 LSB。 这似乎是他们的设置问题。
他们在 CMPSS4上看到这一点也很有趣、因为 CMPSS4、ADCIN14和 ADCIN15的输入都连接到所有 ADC。 这意味着与其他引脚相比、ADCIN14和 ADCIN15的负载有所增加、当 ADC 进行转换时、负载会加剧。 您能否确认当它们测量迟滞时、没有 ADC 处于活动状态。
为了进行调试并最大程度地降低噪声、它们是否可以启用 GPDAC 并使用它来提供比较器的正输入?
此外、如果可以、请转发其系统的原理图。
Aki、
使用的 GPDAC 值为2048和3072。 如果它们在测量迟滞的同时使用 ADC、那么这就是原因。 如前所述、与其他 ADC 通道相比、ADCIN14和 ADCIN15的负载会增加、因此驱动它们的任何通道都必须足够强。
如果驱动 ADCIN14的电源不够强、只要 ADC S/H 电容闭合、电压就会下降、该下降将反映在比较器跳闸中。
请让他们转发相应的原理图部分。
Aki、
我很高兴看到、禁用 ADC 采样可改善 CMPSS 迟滞。
我认为他们的输入网络已经设置为进行电荷共享、但即使这样、他们在运算放大器输出端的电容也过大。 这基本上意味着、当 ADC 的 S/H 电容器闭合对信号进行采样时、大部分电流由2.2nF 电容提供、这会导致输入电压下降。 这种电压下降会影响 CMPSS 跳闸。 在样本之间、这个2.2nF 的大电容必须由运算放大器完全充电。
如果 ADC 采样过快、且两次采样之间不会发生完全充电、ADC 将记录错误结果。 如果 ADC 的采样窗口足够大(换句话说、ADC 采样缓慢)、ADC 可能不会受到太大的影响、因为有足够的时间让2.2nF 和 S/H 电容器充满电。
对于 CMPSS、这些压降将影响跳闸。 您可以尝试使用 CMPSS 滤波器来缓解这种情况、以便瞬时跳闸不会影响滤波器的输出。 但是、为了使其有效工作、您需要分析 ADC 采样率、以便相应地调整 CMPSS 滤波器。
它们还可以 Spice 其输入网络。 请告诉我们这是否不清楚。
Aki、
他们分析这种情况的最准确方法是 Spice 其输入网络。 这样、他们就可以看到压降了多少以及压降了多长时间。 然后、他们可以使用此信息来配置 CMPSS 滤波器以忽略此窗口。
他们也可以这样看待它:因为他们自己已经确认磁滞不会发生故障、所以磁滞实际上可以解决这一问题。 启用迟滞后、当 ADC 对信号进行采样并降低引脚上的电压时、迟滞将防止比较器跳闸。 是、迟滞量没有变化、而是按预期工作。
请告诉我是否可以将其标记为已解决。