This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379S:适用于 nFBGA 封装的顶部旁路电容器设计

Guru**** 2525740 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1182930/tms320f28379s-top-side-bypass-capacitor-design-for-nfbga-packages

器件型号:TMS320F28379S

大家好、

但是、由于我们的设计限制、例如仅将组件安装在一侧以及设计经济性、我们正在使用"TMS320F28379SZWTT"器件设计新系统、 我们必须知道是否可以将电源线的旁路电容全部放在 BGA 封装周围的顶部以避免将任何组件放在底部? 我们的目标是将这些电容器几乎粘在封装的边界上、以便它们 与源极之间的距离大约为7mm 至8mm。

这样做是否会对性能产生负面影响? 如果是,在哪些方面?

您是否在 TI 完成过此类设计、以及我们是否需要考虑任何指南或注意事项?

此致
John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    主题专家因美国假期而不在办公室。 请预计在1月1日的第一周之前收到回复。 对给您带来的不便深表歉意。

    此致、Santosh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我将等待您的反馈、谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、

            对于去耦电容器、一般规则是使布线长度尽可能短。 这是因为我们希望保持布线(寄生)电感和环路面积尽可能小。 您还需要将图层更改保持在最低限度。 我已与一些 EMI 专家取得联系、以了解他们的意见。 感谢您的耐心等待。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Hareesh、  

    您完全正确、但由于设计限制、我们强烈倾向于将去耦合保持在顶层、去耦将尽可能靠近 VDDIO 引脚的距离、最大电流约为5-8毫米、几乎粘在 DSP 封装的边界上、 我们还将确保这些去耦的返回接地路径通过一些星形接地技术首先直接连接到 DSP 的 VSS 引脚、因此返回的放电路径也非常短、在任何情况下、我们都需要将电容器置于顶部。

    我知道这不是最好的设计或推荐的设计、但使电路板双面 对我们的产品有许多负面影响、因此 我们希望避免这种情况。

    谢谢

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我了解您的要求/限制。 让我们等待其他 EMI 专家的邀请。 许多人现在正在度假,将只在1月的第一个星期返回。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、

             我与 EMI 专家交谈、下面是我们对话的总结:  

    如果您看看我们的 LauchPad、可以看到所有去耦电容器都位于 IC 的正下方底部。 这提供了最短的布线长度。 VDDIO/VDD 引脚通过过孔连接到电容的一端、而电容的另一端通过另一个过孔连接到 GND 平面。 在您建议的方案中、由于您将电容器沿着外围放置、因此布线长度将增加。 在200MHz 的频率及其谐波下、不能忽略5-8mm 额外布线长度的串联电感。 实际上、布线长度为2倍(5到8mm)、因为电流必须闭合环路并流向最近的 GND 点、以连接到要去耦的电源引脚。

    在您的方案中、去耦合的有效性很可能会降低。 不幸的是、很难用多少量来量化。

    需要考虑的重要一点是、您是否尝试满足任何发射标准(如 CISPR)。 如果不是这样、您就会在布局中有一些回旋余地。 如果您的产品确实必须满足某种标准、您需要小心谨慎。 在设计完成后、EMI 问题的解决成本非常高。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Hareesh 提出的建议将会考虑到这一点。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的同事说:

    "将电容器移8mm 可能会影响辐射 EMI 和电源完整性。

    至少在第2层(直接在 IC 下方)上保留一个实心 GND 层、层间距小于6mil。 这可最大限度地提高 GND 平面的有效性、并尽可能缩短有效过孔路径长度"。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Hareesh、这正是我们所期望的、因此我们将一个实心 GND 平面连接到旁路电容器、与其他回路分开、以确保路径最小化、再次感谢您的指导、我们将测试此情况并告知您是否有任何问题。

    John。