This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] F28M35H52C:VREFHI 输入的详细信息

Guru**** 2538950 points
Other Parts Discussed in Thread: F28M35H52C

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/682338/f28m35h52c-details-on-vrefhi-input

器件型号:F28M35H52C

您好!

在基于 Concerto 的设计中、我计划使用外部基准、因此我要查找有关模数转换器外设 VREFHI 输入的一些附加信息、即外部基准输入的杂散特性。 我的理解是、对于每次转换、该引脚上都会出现一批13个电流尖峰-一个用于转换开始事件、然后在转换本身期间出现12个尖峰(每位一个电流尖峰)。  那么、这里是我的问题。

1.问题中的尖峰是否与 ADC CLK 频率一致?

2.最坏情况下、这些电流尖峰的幅度和持续时间是多少?

该 ADC 所用阵列中开关加权电容器的最大值和最小值是多少?

用于开关阵列中加权电容器的模拟开关的导通电阻值是多少?

5、模数转换期间阵列中加权电容器上的电压的最长稳定时间是多少?

基准引脚驱动器检测到的 VREFHI 输入电容的最大总值(包括寄生效应)是多少?

6.基准引脚驱动器的静态负载要求是什么? 数据表似乎仅提供100uA 的典型值、但在可能的最大值上完全是 MOM。

7.是否有任何详细说明电容阵列与基准引脚连接的基本原理图有助于仿真基准输入电路性能?

请为我澄清这些问题。


此致、Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Michael、

     F28M35H52C 上的 ADC 未实现为真正的 SAR 架构。  转换阶段期间、VREFHI 浪涌电流不应出现周期性尖峰。  ADC 在转换过程中使用的基准电压是 VREFHI 输入的缓冲版本、这就是 ADC 在 ADCREFTRIM 寄存器中具有外部基准修整字段的原因。

    我将了解我是否可以获得有关100uA 典型值的更多背景信息、但我的预期是它是一个保守的值。

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tommy、

    感谢您的快速响应。 因此、根据您的答案、我是否正确理解我的基准驱动器不会看到转换中的任何杂散分量、而是仅处理指定为100uA 典型值的良好且干净的静态电流? 这是否还意味着无需在 VREFHI 引脚上添加大容量存储电容器? 那么、我是否应该关心驱动器的负载瞬态响应?

    请确认或证明。

    还有一个问题-根据 TI 的分类、Concerto 器件上使用的 ADC 类型是什么? 它肯定不是3类、因为它在经典2808器件上、而是哪一个?

    此致、Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Michael、

    正确、ADC 设计为对 VREFHI 源具有极低的要求。  在 VREFHI 引脚上没有大容量电容器的硬性要求。  是否有理由不使用内部 VREFHI 基准?

    Concerto 上的 ADC 的实现方式与 F2802x、F2803x、F2805x 和 F2806x 上的 ADC 相同。  如  需更多信息、请参阅此外设指南。

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tommy、

    感谢您的证明。 然后、它可以解决我的问题。

    嗯、我是内部基准的忠实粉丝、但是的、我们有几个原因。 首先、它不是全新的设计、而是升级、因此我们必须提供与现有应用程序的向后兼容性。 所有这些器件都具有0...3V 模拟信号输出、因此我们无法利用具有内部基准的扩展动态范围。 我们还必须最大程度地减少与将现有代码移植到 Concerto 平台相关的问题。 还有潜在的重新认证问题...

    BTW、将外部基准与 Concerto 器件精度等结合使用是否有任何额外的优势? 与外部因素相比、内部基准是否会降低系统性能?

    谢谢、Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Michael、

    是的、使用内部基准时、ADC 将具有更多的增益误差:

    这实际上是因为内部基准引入的误差包含在+/- 60 LSB 增益误差中。  假定外部基准在+/-40 LSB 增益误差规格内是完美的。

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Tommy。

    您是否有机会了解有关 VREFHI 输入电流100uA 典型规格的更多信息? 它是真正保守的值、还是在最坏的情况下应该为1mA 或更高的电流预算?

    此致、Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Michael、

    我还没有找到原始分析、但我的感觉是、额外增加20%的利润将使您处于非常安全的状态。

    Tommy
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Tommy。

    最后、我现在要做的最后一件事。 加电期间、VREFHI 引脚上的外部基准电压可能会比电源轨上升得更快。 这可能会导致 VREFHI 短暂地超过 Concerto 器件电源轨达1V、持续时间为5-10ms。

    VREFHI 引脚是否通过钳位二极管保护免受过压情况的影响、如果是、这些二极管连接到哪些电源轨?

    与上述内容类似的短时间偏移是否完全可以接受、尤其是在涉及可靠启动和后续代码执行方面?

    我意识到、通常不建议也应该避免这种情况、但缺少板级房地产会造成一些物理限制、我必须确定我的优先级。 请向我澄清这一点。

    此致、Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Michael、

    正如您所说的、由于 ESD 二极管损坏的风险和闩锁的风险、通常不建议这样做。  我们的标准建议是使用外部肖特基二极管将额外电压分流到电源。

    VREFHI 引脚具有 ESD 二极管保护、可将多余能量分流到 VDDA、但不支持超过2mA 的持续电流。  考虑到暴露时间短且 VREFHI 源相对较弱(<2mA)、我认为您对 ESD 二极管的损坏是可以的。

    为了存在闩锁风险、标准建议是使 VREFHI 电压保持低于 VDDA + 0.3V。  当 VREFHI 超过 VDDA + 0.3V 时、风险增加、但在高达 VDDA + 0.7V 时、风险可能会增加。  ESD 二极管可能能够保持这种情况、但在尝试之前无法确定是否知道这种情况。  我认为这是一个相对较低的风险、但我无法做出任何保证。

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Tommy。
    我没有其他问题。

    Michael