This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28375D:高于轨的 ADC 输入电平和断电序列

Guru**** 2425220 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/730017/tms320f28375d-above-the-rail-adc-input-levels-and-power-down-sequence

器件型号:TMS320F28375D

我的问题与此论坛帖子相关:

https://e2e.ti.com/support/microcontrollers/f/171/t/728229 

我想知道向 ADC 输入添加一个大串联电阻是否会使引脚上的电压超过 VDDA 而不会干扰其他 ADC 输入。 这是一种典型情况、在这种情况下、有人会无意中将错误的信号连接到电路板。 我们能否通过限制 ADC 输入中的电流来保护电路? 现在我想忽略与稳定时间和通道间切换性能相关的影响。

在同一情况下、当系统断电以及 Vdd 和 VDDA 以不同的速率下降时、会发生什么情况? 转换在该期间是否仍然有效、直到微复位? 有没有最佳做法来应对这种情况?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Lenio:

    假设 ADCIN->VDDA 二极管是理想二极管开关、在0.3V 时不传导电流、在0.30001V 时无限电流。

    如果您在 ADC 输入端添加任意值的串联电阻 R、并将 VDDA + 0.3V 应用于输入端、则 ADC 输入引脚将看到完整的 VDDA + 0.3V、并且不会有电流流动(因为没有电流流动、 R 上没有 IR 压降、ADC 引脚的电压与输入电压相同)。

    如果现在将电压增加到 VDDA + 0.4V、电流开始流动。 由于无论流经 R 的电流大小如何、二极管的 V 压降始终为0.3V、因此 IR 压降为0.1V、流经二极管和 R 的电流为0.1V/R

    基于上述内容、您可以看到、添加串联 R 不会影响钳位电流开始流动的电压(因为 R 要产生任何影响、二极管必须已经导通)、但它肯定可以限制流动的总电流。

    您可以在数据表的"绝对最大额定值"表中找到器件的钳位电流限值。 基本上、您需要将所有钳位电流限制在< 20mA、以避免损坏器件。 这可能是1个 ADC 输入、占用20mA 钳位电流或10个 ADC 输入、10个 GPIO 各占用1mA 电流。

    同样的推理也适用于低于 VSSA 0.3V 以上的电压。

    如果串联 R 过大而无法实现实际稳定时间、您还可以添加一组外部钳位二极管。 在这种情况下、您将拥有输入-> R1 ->外部钳位二极管-> R2 -> ADC 输入引脚->内部钳位二极管。 假设外部二极管可以灌入大量电流、则可以使 R1相当小。 由于外部二极管的 V 压降=内部二极管的 V 压降+ R2的 IR 压降、即使 R2的值适中、大多数电流也将流向外部二极管。

    我非常确信、具有较大寄生电容的外部二极管会导致一些输入失真、因为二极管电容在施加电压时固有是非线性的。

    ----

    至于器件断电时发生的情况、理想情况下、在电源超出其工作范围之前、您需要一个外部监控器来施加 XRSn。 实际上、模拟并不是器件3.3V 电源轨上最小额定值的限制因素。 不过、我们无法确定、在模拟电压过低之前、内部生成的复位将被置为有效。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Devin、

    感谢详细的解释-非常有帮助。 下面是我想介绍的问题的另一个方面:
    假设一个应用使用两个 ADC 通道、0和1。 如果通道0受大于 VDDA 的电压影响、微控制器是否仍能从通道1读取可靠结果?

    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Lenio:

    请参阅器件数据表中的以下注意事项:

    更具体一点、当 ADC 对过压信号进行采样时会发生干扰。  发生这种情况时、过压会反馈到 VREF 中、从而使其产生干扰。  同一 ADC、共享同一 VREF 的 DAC 或与对过压进行采样的 ADC 进行组合的不同 ADC 上的后续 ADC 转换可能会受到短暂干扰。   

    导致可容忍钳位电流但未进行采样的静态过压不应影响相同或其他 ADC 上的其他通道。