[28384D 的 MSGRAM 地址分配。]
由于此帖子是使用翻译工具编写的、因此内容可能不自然。
你好。
我写这封信是因为我在使用28384D 时有查询。
我希望仅使用 MSGRAM (在 CPU1和 CM 之间)而不使用 IPC 来共享数据。
每个数据由不同大小的结构组成。
CPU1和 CM 的每个内核中定义了相同的结构、只有"#pragma Data_section()"的 RAM 位置不同、一切都相同。
不过、在存储器映射中、共享 RAM 中每个结构的地址是不同的。
主要问题 Q1)在存储器映射中、是否可以通过任何方法使 CPU1和 CM 的数据顺序相同?
用户无法定义存储器映射中定义的顺序?
(我想要一种比在链接文件中拆分 MSGRAM 区域更好的方法。)
Q2)将 COFF -> EABI 更改为使用#pragma 位置(x、addr)。
除了双精度型的大小变化之外、是否还有其他需要注意的事项?
Q3)我希望使用#pragma 位置(gMENU_PQ、0x038400)将 gMENU_PQ 的结构放置在地址0x038400处、但调试后、gMENU_PQ 消失。
我是否使用它错了? 还是不可用的命令?
Q4)我知道您可以在链接文件中声明变量的地址。
在'header file'中设置'extern'后、我尝试在链接文件中插入'gMENU_PQ:>0x038000'、但这与使用#pragma 位置(gMENU_PQ、0x038400)时的症状相同。 (Q3)
该方法在 TI 编译器中不可用吗?