• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 235 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280025：关于模拟子系统 ADCDACLOOPBACK 寄存器

admin
Guru**** 2546020 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1214582/tms320f280025-about-analog-subsystem-adcdacloopback-register

器件型号：TMS320F280025

大家好、

客户有一些问题需要您的帮助：

1.我没有看到 TRM 和 DS 中 DAC 到 ADC 环回的任何示意图、因此我想知道它是如何环回的？

2.模拟子系统中有四个比较器，每个比较器都有两个高电平和低电平 DAC。 因此、总共有8个 DAC。 下图  COMPDACA 指的是哪个 DAC？ 并连接到哪个 ADCA 和 ADCC 通道？

您能帮助检查这个问题吗？

谢谢。此致、

本

  • 0
    TI__Guru**** 2546020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Ben、您好！

    设置环回位后、ADC 将对 CMPSS1 DACL 的输出进行采样(低 DAC)。 只要该位置1、无论选择哪个通道、配置的 ADC 都将对 DACL 输出进行采样(环回设置会覆盖 CHSEL)。 采样内部 COMPDAC 输出时有一个特殊的采集窗口要求-至少为4.3us (100MHz SYSCLK 下为430个周期)。 在这种情况下、DAC 输出实际上具有7位的分辨率、即使 DACLVALA 的输入为12位值(IOW、丢弃最后5个 LSB)。

    此特性旨在用作诊断/自检机制、以确认 ADC 正常转换。

    我将跟进一项行动、以澄清有关此功能使用的用户手册。

    此致、
    Ibukun