This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280041-Q1:关于 PLL 和时钟源的一些问题

Guru**** 2534260 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1212626/tms320f280041-q1-some-questions-about-pll-and-clock-sources

器件型号:TMS320F280041-Q1

尊敬的 BU 专家:  

客户向我提出一些问题、需要您的帮助:  

1)。 如果 PLL 电路中的 VCOCLK 不满足数据表中显示的规格要求、将会发生什么情况? 根据客户的配置、f (VCO)将为100m。 他们希望知道此配置的风险。  

2)。 如果 f (VCO)< 120MHz、PLL 是否会被器件本身自动旁路、就像时钟丢失检测机制、应用不知道?  

此致、  

怎样的  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将会、

             客户必须遵守数据表技术规格、并且不能在数据表技术规格之外运行 PLL。 如果需要100MHz 的 SYSCLK、PLL 输出必须为200MHz、并且必须使用/2的分频器。 不使用分频器操作 PLL 可能会导致占空比问题并导致不可预测的器件行为。

    Unknown 说:
    2)。 如果 f (VCO)< 120MHz、PLL 是否会被器件本身自动旁路、就像时钟丢失检测机制、应用不知道?  [/报价]

    不是、不存在此类自动检测和旁路机制。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     占空比问题  到底是什么以及不可预测的器件行为是什么?  

    BR、Will  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将会、

                 占空比不能为50%。 无法准确地确定当 PLL 在其技术规格之外运行时将发生的情况。 这就是我使用"不可预测"这个词的原因。 请建议客户在数据表规格内操作 PLL。