[参考译文] TMS320F28386D：TMS320F28386D

(我认为我要将 一个增加一个 PLLSYSCLK)

您好、W：

您能否解释一下上述"测试"的详细信息？

谢谢。
Ibukun

测试意味着观察 低32位  自由运行的64位计数器的功能、如下图所示。

PLL 时钟为200MHz。  这意味着每个 PLL 周期需要5ns（1/20MHz）

无符号32位整数0 ~ 4294967295、因此  64位计数器的低32位计数器的计数器 最大值应接近20个(4294967295* 5ns)，、如果计数器的计数器 乘以一个 PLLSYSCLK。 但在测试结果中、显示接近40度。   

证明  计数器的 PLLSYSCLK (10ns)加1加2

我必须确认这一信息。 由于我需要使用此时间戳来 测量 CPU2和 CM 内核之间的数据传输延迟。

您能否确认 CLKCFGREGS.SYSCLKDIVSEL 的值？

您好、W Z：

Ibukun 将于下周卸任。 我会将这个主题分配给我们的 IPC 专家、以回答 您的最新问题。

wz、

如前所述、IPCCOUNTER 寄存器由 PLLSYSCLK 计时。 如果您的时序已关闭、我们需要检查您的 PLL 配置寄存器。 我想知道时钟频率是否@ 100 MHz、而不是200 MHz。 请共享您的 PLL 配置寄存器。

您发送的快照适用于 CLKCFGLOCK1寄存器。 我们不需要这样。 我们需要 ClkCfgRegs 寄存器。

此致、

Manoj

感谢您推荐  使用 ClockTree 工具。 我稍后会尝试它。

但让我们回到最初的问题。

  64位自由运行计数器的 值加1 X 功能。

x 的值是多少？