This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379D:如何获得4.4Msps 下的 ADC 最大采样率

Guru**** 2563960 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1236126/tms320f28379d-how-to-attain-adc-maximum-samples-given-as-4-4-msps

器件型号:TMS320F28379D

您好、TI 团队、

我们在项目中使用差动 ADC。 我们对 ADC 转换时间和采集周期持怀疑态度。
数据表中提到、对于16位 ADC、最小采集窗口应该是320nS、应该是固定的、或者我们可以改变它。
首先、如何决定我应该使用哪一个采集窗口。 我们的是 ADC (缓冲器)的低阻抗输入。 我们能否降至320nS 以下、从而使 ADC 值出现任何问题。

在数据表中提到每个转换器的吞吐量为1.1MSPS、系统的吞吐量高达4.4MSPS。 也就是单个 ADC 的平均吞吐量、是不是那么如何获得 4.4MSPS  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vikas:

    请参阅 《TMS320F2837xD_Technical Reference 手册》中的11.15.2节"选择采集窗口持续时间 "来确定正确的 ACQPS。  

    在16位模式下、ADC 的最小采样保持时间为320ns。 采样保持时间为(ACQPS+1)* SYSCLK 周期。  如果 SYSCLK 设置为200MHz、则满足最小采样保持时间的 ACQPS 值为63[(320ns/(1/20MHz))- 1]。 更多细节请见寄存器 ADCSOCxCTL (ACQPS)的说明。 请注意、采样和保持时间不是 ADCCLK 的功能、而是由 ACQPS 设置和 SYSCLK 提供的功能。  

    另请注意、16位模式下的最大吞吐量(最小采样保持时间为320ns)为1.1MSPS。  如果采样保持时间小于此值、您将获得不准确的转换结果。 如果要实现更高的总体吞吐量(高达4.4Msps)、您可以在不同 ADC 模块上进行交错转换。

    此致、

    Meghavi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

      我们计算了预分频0、分频器0和

      采集时间320 + 32*5 = 480ns // 32  锁存时间

    根据此计算、吞吐量将超过2MSPS、因此您可以说最大吞吐量是1.1MSPS。

    请解释一下。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vikas:

    我无法理解上述计算。

    但是、产品说明书中提到的总转换时间为915ns。 因此、我们能够达到的最大吞吐量为:1/915ns = 1.092MSPS。 我希望这会澄清你们的困惑。

    此致、

    Meghavi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Meghavi:

    是的、在数据表中、转换时间为915ns、但我们很高兴知道这个计算的分解。

    参见图 11-15和技术参考手册的表11-13。 一次采样的总时间为 TSH + tEOC = 320ns + 31*5ns (对于预分频0)= 475ns。 此值小于数据表中建议的915ns。 我们还通过 GPIO 切换测量了 ADC ISR 频率、发现这次为490ns。

    您能提供建议吗?

    此致、
    吉滕德拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Meghavi:

    温柔的提醒。 由于我们需要差分通道进行高速和高性能测量、因此我们必须详细了解这一点、否则会扰乱控制环路。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jitendra、您好!

    很抱歉响应出现延迟。 对于16位分辨率、最大 ADCCLK 应设置为50MHz (如第8.10.1.2.1节中所述)。 基于此、总转换时间将为 TSH + tEOC = 320ns + 31*20ns (对于50MHz)= 940ns。  

    此致、

    Meghavi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢。