请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28388D 您好，
在 F28388D 中、使用 EtherCAT 模块和 USB 模块、并使用了两个有效时钟(25M 和6M)。 25M 时钟加倍(200m)、以便为 CPU1、CPU2和 EtherCAT 模块提供时钟、而模块为外部的两个 PHY 芯片提供25M 时钟。 USB 需要精确的时钟、因此添加了辅助6M 或12M 时钟源。 CM 内核随时可以控制 EtherCAT 和 USB 模块、且在辅助6M 或12M 时钟被加倍(120M)后、CM 内核时钟即准备就绪。
我的问题是、由于 CM 使用120M 时钟、EtherCAT 模块使用200M 时钟、而这两个器件使用不同的时钟、当 CM 内核控制 EtherCAT 模块时、由于时钟未同步、访问模块的寄存器是否会出现任何问题？
谢谢！
