请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28388D 工具与软件：
尊敬的 TI 支持：
我们想通过以下设置操作 TMS320F28388D 的外设：
- 200MHz 上的 ePWM 时钟
- 125MHz 处的 AUXPLL (用于 CM)
- 100MHz 时的 CLB 逻辑块时钟。
从 TRM 中的时钟方案图表中、我了解 CLB 可由 SYSCLK 或 AUXPLL 计时：
- 在 CLB 由 AUXPLL 供电的情况下、时钟只能是125MHz 或它的一小部分、因此100MHz 是不可能的。
- 如果 CLB 由 SYSCLK 馈电、则只能通过将 EPWMCLKDIV 设置为1 (/2)来实现100MHz、从而降低 ePWM 的分辨率(使用所有 ePWM、但不是所有 ePWM 都支持高分辨率)。
我是否缺少其他解决方案？ CLB 必须以20MHz 的倍数(> 1)运行。
感谢您的支持、
此致、Gael
