• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 505 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28388D：调试时出现问题、因为 CPU2自动启动

admin
Guru**** 2539500 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1371054/tms320f28388d-problems-when-debugging-because-cpu2-starts-up-automatically

器件型号：TMS320F28388D

工具与软件：

早上好、

我想看看在 CPU1和 CPU2上调试程序时遇到的问题。 我对其进行配置的方式是、当我在 CPU1上启动调试会话时、程序会加载到 CPU1和 CPU2上、而这会在 main()中停止、两个 CPU 都等待我手动启动 CPU1和 CPU2。
此操作运行正常、但遇到了以下问题：CPU2上的 RAM 不足、无法存储代码、因此添加了两个 GSRAM 块、不会出现内存空间错误。 所以问题是当我调试 CPU1并且程序加载到 CPU1和 CPU2上时、CPU1在 main ()中停止等待我启动它、但 CPU2会自动启动、我不知道为什么会出现这个问题。  我已在.bss 和.text 段中添加了 GSRAM 

MEMORY
{
   /* BEGIN is used for the "boot to SARAM" bootloader mode   */
   BEGIN            : origin = 0x000000, length = 0x000002
   BOOT_RSVD        : origin = 0x000002, length = 0x0001A7     /* Part of M0, BOOT rom will use this for stack */
   RAMM0            : origin = 0x0001A9, length = 0x000257
   RAMM1            : origin = 0x000400, length = 0x0003F8     /* on-chip RAM block M1 */
//   RAMM1_RSVD       : origin = 0x0007F8, length = 0x000008     /* Reserve and do not use for code as per the errata advisory "Memory: Prefetching Beyond Valid Memory" */
   RAMD0            : origin = 0x00C000, length = 0x000800
   RAMD1            : origin = 0x00C800, length = 0x000800
   RAMLS0           : origin = 0x008000, length = 0x000800
   RAMLS1           : origin = 0x008800, length = 0x000800
   RAMLS2           : origin = 0x009000, length = 0x000800
   RAMLS3           : origin = 0x009800, length = 0x000800
   RAMLS4           : origin = 0x00A000, length = 0x000800
   RAMLS5           : origin = 0x00A800, length = 0x000800
   RAMLS6           : origin = 0x00B000, length = 0x000800
   RAMLS7           : origin = 0x00B800, length = 0x000800
   RAMGS0           : origin = 0x00D000, length = 0x001000
   RAMGS1           : origin = 0x00E000, length = 0x001000
   RAMGS2           : origin = 0x00F000, length = 0x001000
   RAMGS3           : origin = 0x010000, length = 0x001000
   RAMGS4           : origin = 0x011000, length = 0x001000
   RAMGS5           : origin = 0x012000, length = 0x001000
   RAMGS6           : origin = 0x013000, length = 0x001000
   RAMGS7           : origin = 0x014000, length = 0x001000
   RAMGS8           : origin = 0x015000, length = 0x001000
   RAMGS9           : origin = 0x016000, length = 0x001000
   RAMGS10          : origin = 0x017000, length = 0x001000
   RAMGS11          : origin = 0x018000, length = 0x001000
   RAMGS12          : origin = 0x019000, length = 0x001000
   RAMGS13          : origin = 0x01A000, length = 0x001000
   RAMGS14          : origin = 0x01B000, length = 0x001000
   RAMGS15          : origin = 0x01C000, length = 0x000FF8
//   RAMGS15_RSVD     : origin = 0x01CFF8, length = 0x000008     /* Reserve and do not use for code as per the errata advisory "Memory: Prefetching Beyond Valid Memory" */

   /* Flash sectors */
   FLASH0           : origin = 0x080000, length = 0x002000	/* on-chip Flash */
   FLASH1           : origin = 0x082000, length = 0x002000	/* on-chip Flash */
   FLASH2           : origin = 0x084000, length = 0x002000	/* on-chip Flash */
   FLASH3           : origin = 0x086000, length = 0x002000	/* on-chip Flash */
   FLASH4           : origin = 0x088000, length = 0x008000	/* on-chip Flash */
   FLASH5           : origin = 0x090000, length = 0x008000	/* on-chip Flash */
   FLASH6           : origin = 0x098000, length = 0x008000	/* on-chip Flash */
   FLASH7           : origin = 0x0A0000, length = 0x008000	/* on-chip Flash */
   FLASH8           : origin = 0x0A8000, length = 0x008000	/* on-chip Flash */
   FLASH9           : origin = 0x0B0000, length = 0x008000	/* on-chip Flash */
   FLASH10          : origin = 0x0B8000, length = 0x002000	/* on-chip Flash */
   FLASH11          : origin = 0x0BA000, length = 0x002000	/* on-chip Flash */
   FLASH12          : origin = 0x0BC000, length = 0x002000	/* on-chip Flash */
   FLASH13          : origin = 0x0BE000, length = 0x002000	/* on-chip Flash */   
   CPU1TOCPU2RAM    : origin = 0x03A000, length = 0x000800
   CPU2TOCPU1RAM    : origin = 0x03B000, length = 0x000800

   CPUTOCMRAM       : origin = 0x039000, length = 0x000800
   CMTOCPURAM       : origin = 0x038000, length = 0x000800

   CANA_MSG_RAM     : origin = 0x049000, length = 0x000800
   CANB_MSG_RAM     : origin = 0x04B000, length = 0x000800
   RESET           	: origin = 0x3FFFC0, length = 0x000002
}


SECTIONS
{
   codestart        : > BEGIN
   .text            : >>RAMD0 | RAMD1 | RAMLS0 | RAMLS1 | RAMLS2 | RAMLS3 | RAMLS4 | RAMLS5 | RAMLS6 | RAMLS7 | RAMGS6
   .cinit           : > RAMM0
   .switch          : > RAMM0
   .reset           : > RESET, TYPE = DSECT /* not used, */

   .stack           : > RAMM1
#if defined(__TI_EABI__)
   .bss             : >> RAMLS5 | RAMGS7
   .bss:output      : > RAMLS3
   .init_array	    : > RAMM0
   .const           : >> RAMLS5 | RAMLS6 | RAMLS7
   .data			: >> RAMLS5 | RAMLS7
   .sysmem			: > RAMLS4
#else
   .pinit           : > RAMM0
   .ebss            : > RAMLS5
   .econst          : > RAMLS5
   .esysmem         : > RAMLS5
#endif
   SHARERAMGS0		: > RAMGS0, type=NOINIT
   SHARERAMGS1		: > RAMGS1, type=NOINIT
   SHARERAMGS2		: > RAMGS2, type=NOINIT
   SHARERAMGS3		: > RAMGS3, type=NOINIT
   SHARERAMGS4		: > RAMGS4, type=NOINIT
   SHARERAMGS5		: > RAMGS5, type=NOINIT
   SHARERAMGS6		: > RAMGS6, type=NOINIT
   SHARERAMGS7		: > RAMGS7, type=NOINIT
   SHARERAMGS8		: > RAMGS8, type=NOINIT
   SHARERAMGS9		: > RAMGS9, type=NOINIT
   SHARERAMGS10		: > RAMGS10, type=NOINIT
   SHARERAMGS11		: > RAMGS11, type=NOINIT
   SHARERAMGS12		: > RAMGS12, type=NOINIT
   SHARERAMGS13		: > RAMGS13, type=NOINIT
   SHARERAMGS14		: > RAMGS14, type=NOINIT
   SHARERAMGS15		: > RAMGS15, type=NOINIT

   .cpu1tocpu2RAM > CPU1TOCPU2RAM, type=NOINIT
   .cpu2tocpu1RAM > CPU2TOCPU1RAM, type=NOINIT
   .cputocmRAM	  > CPUTOCMRAM, type=NOINIT
   .cmtocpuRAM    > CMTOCPURAM, type=NOINIT

   MSGRAM_CPU1_TO_CPU2 > CPU1TOCPU2RAM, type=NOINIT
   MSGRAM_CPU2_TO_CPU1 > CPU2TOCPU1RAM, type=NOINIT
   MSGRAM_CPU_TO_CM    > CPUTOCMRAM, type=NOINIT
   MSGRAM_CM_TO_CPU    > CMTOCPURAM, type=NOINIT

   LOCALRAMLS1		: > RAMLS1, type=NOINIT
   LOCALRAMLS2		: > RAMLS2, type=NOINIT
   LOCALRAMLS3		: > RAMLS3, type=NOINIT
   LOCALRAMLS4		: > RAMLS4, type=NOINIT
   LOCALRAMLS5		: > RAMLS5, type=NOINIT
   LOCALRAMLS6		: > RAMLS6, type=NOINIT
   LOCALRAMLS7		: > RAMLS7, type=NOINIT

    .TI.ramfunc : {} > RAMM0

    /* The following section definition are for SDFM examples */
   Filter_RegsFile  : > RAMGS0
   Filter1_RegsFile : > RAMGS1, fill=0x1111
   Filter2_RegsFile : > RAMGS2, fill=0x2222
   Filter3_RegsFile : > RAMGS3, fill=0x3333
   Filter4_RegsFile : > RAMGS4, fill=0x4444
   Difference_RegsFile : >RAMGS5, fill=0x3333

   /* Following section is for MEMCFG examples*/
   #if defined(__TI_EABI__)
  isrfunc  :   LOAD = RAMD0 |  RAMLS0 | RAMLS1 | RAMLS2 | RAMLS3 | RAMLS4,
                RUN = RAMGS14,
                LOAD_START(isrfuncLoadStart),
                LOAD_END(isrfuncLoadEnd),
                RUN_START(isrfuncRunStart),
                LOAD_SIZE(isrfuncLoadSize)
#else
  isrfunc  :   LOAD = RAMD0 |  RAMLS0 | RAMLS1 | RAMLS2 | RAMLS3 | RAMLS4,
                RUN = RAMGS14,
                LOAD_START(_isrfuncLoadStart),
                LOAD_END(_isrfuncLoadEnd),
                RUN_START(_isrfuncRunStart),
                LOAD_SIZE(_isrfuncLoadSize)
#endif
}

这里是调试配置的一些屏幕截图

CPU1

CPU2

如果我在 CPU2自动启动时停止它、则会收到以下错误：

我个人认为 ,问题必须与 .cmd 内存映射有关,因为我看到,当我删除 GSRAM 时, CPU2在 main ()等待我开始调试它。

我希望您能帮我解决这个问题

此致、
佩德罗

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Pedro：

    让我来看看这个问题、我马上回来。

    谢谢

    Aswin

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Pedro：

    内存不足时是否会出现此问题？

    或者、您是否进行了其他可能影响系统功能的固件更改。

    请查看以下文档、其中介绍了可用的存储器段类型以及可将应用的哪些部分映射到哪些部分。 您可以浏览了解将.text 分配给 GSRAM 的影响。  

    https://software-dl.ti.com/ccs/esd/documents/c2000_c28x-compiler-understanding-linking.html

    谢谢

    Aswin

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Aswin：

    我解决了更改 cmd 文件的问题。 LSRAM4在文本和"sysmem"之间共享、我将 LSRAM4更改为仅具有"sysmem"、而对于文本、我使用的是 GSRAM。 它是工作的(我真的不知道为什么)所以这是哈哈.

    BR、

    佩德罗