工具与软件：
您好！
我将尝试读取两个不同 ADC 输入上的同一模拟信号。
我使用的引脚是 GPIO205
我将会读取 C4和 B28上的信号。
对于两个分辨率为12位的 ADC、读数都由 PWM1 @300kHz 触发。
C4和 B28都会返回相同的值。
问题是、当我读取 C4和 B28时、该值与仅读取 C4的情况不同。
差值约为20/4096位。
如果我在不同的 PWM (PWM3、仍@300kHz)上触发 B28的读取：
C4和28都会返回相同的值、本例与我只读取 C4的情况相同。
因此、对于我的应用、我已经使用不同的触发器解决了问题、但我想了解原因。
另请考虑、我还有其他 由 PWM1触发的 ADC。
使用同一 PWM 可以触发多少 ADC？ 该问题是否与频率相关？
其他限制？
谢谢
您好、Barbara：
继续关于这个主题的离线对话、我相信这是与您的同事 Pietro Vacarrella 的对话。 根据交谈、看起来输入电路有两种变体。 电路1在 ADC 输入之前有一个2K 的戴维南等效电阻和1nF 的滤波电容器。 正如上面提到的 Ibukun、采样时间必须根据在 ADC 输入引脚与其内部 Ron 的等效 RC 之前看到的输入阻抗、寄生引脚电容以及采样保持电容(数据表中的图6-65)来计算。 在模拟输入引脚之前是2K 的 Rs 的等效值和1nF 的负载电容、因此整个电路是一个两级 RC。 由于输入端的阻抗较大,采样时间变得更加重要,如 Ibukun 指出的 TRM cahhpter 中所述。
或者、SysConfig 工具负责计算采样时间。 这可在 SOC Configurations->Sample Time calculation 下找到。 要使用计算器、请在公式中输入等效戴维南电阻 Rs、然后按如下所示输入电容：
您可以看到、由于 SOC 采样窗口最多可保持511个 SYSCLK 周期的最大计数、因此存在误差、但涉及外部阻抗时、需要更长的采样时间才能获得 LSB 稳定精度的一半。
使用这些值、如果我设置大约15 LSB 的稳定精度、则错误会消失、因为它需要大约500个 SYSCLK 周期的稳定时间、如下所示：
如果 RC 网络上有等效的戴维南电路、则可以在电路2上进行相同的练习。
Bottomline、转换的精度在很大程度上受外部阻抗的影响。 考虑的选项是减少在外部 RC 之后引入缓冲器/驱动器以将外部电路与 ADC 输入引脚隔离的外部 RC 值。
此致、
Joseph
