• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 263 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820：抖动降级与 f_pfd

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: LMX2820, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1487175/lmx2820-jitter-degradation-vs-f_pfd

器件型号：LMX2820
主题中讨论的其他器件： LMK04832

工具与软件：

问题：如果 PFD 频率相当低(例如10_MHz)、LMX2820输出抖动下降是多少？

对于对比鲜明的示例、下面的两个示例具有相似的 VCO 和输出频率、但 PFD 频率却大不相同；

即 f_pfd = 10_MHz 与320_MHz。

两个问题：

答：在 f_pfd=fb 的区域内是否有显示抖动降级与 f_pdf 间关系10MHz 的曲线？

b.是否有曲线显示抖动降低情况与低 f_PFD 频率(例如10MHz)的环路带宽间的关系？

示例_1：
输入= 640MHz
PFD = 10MHz
VCO = 10070MHz
输出= 2517.5MHz
INPUT_DIVIDER = 64
FEEDBACK_DIVIDER = 1007
output_divider = 4
f_out = 640 /64 * 1007 /4 = 2517.5 MHz
F_PFD = 10070/1007 = 10 MHz

示例_2：
输入= 640_MHz
PFD = 320_MHz
VCO = 10240_MHz
输出= 2560_MHz
INPUT_DIVIDER = 2
FEEDBACK_DIVIDER = 32
output_divider = 4
f_out = 640 /2 * 32 /4 = 2560_MHz
F_PFD = 10240/32 = 320_MHz

- samuel.stewart@ngc.com

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samuel：

    使用低输入时钟频率的主要缺点、如您所知、FPD 也很低。 因此、N 分频器变得很大。 这会将 PLL 噪声增加20log (N)。 您无法享受 LMX2820器件的低 FOM。

    使用低输入时钟频率的另一个缺点是、如果是正弦波时钟、时钟的压摆率会很差、进而会损害 PLL 噪声。

    低输入时钟频率的最后一个问题是、环路带宽不能很高。 因此、您无法使用环路滤波器来抑制带内 VCO 噪声。  

    您可以使用 PLL Sim (https://www.ti.com/tool/PLLATINUMSIM-SW) 来估算这两种配置之间的总体相位噪声差异。  

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    在这两个示例中、输入时钟并不是那么低：oscin_p/n= 640_Mhz。

    oscin_p/n 的最大值为1400_MHz。

    但是、示例1 (10MHz)中的 PFD 频率相当低、而示例2中的320MHz 则是如此。

    例如1、fEEDBAC_DIVIDER=1007、因此 PLL 噪声增加20*log (1007)=60.060589dB。

    >输入时钟频率低的最后一个问题是,环路带宽不能高。

    > 因此、您不能使用环路滤波器来抑制带内 VCO 噪声。  

    问题：我认为您是指 PFD 频率、而不是 oscin_p/n 频率？

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samuel：

    我忽略了您的问题、尽管您在使用10MHz 的 fosc、但 Fpd 将等于或加倍。  

    是的、环路带宽取决于 FPD 而不是 fosc。 在这种情况下、如果使用10MHz FPD、环路带宽将受到限制、N 分频器很大、因此 PLL 噪声很高。  

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    好的、那么在我的示例1中、PLL 噪声很高、因此输出上的抖动将很高。

    您是否知道如何将噪声转换为示例1的抖动值？

    让我来问第二个问题：如果我使用两个串联的 LMX2820器件、那么串联组合是否可以减少抖动？

    下面是一个示例

    - 第一个 PLL 有 f_osc=PLL 640MHz

    - 第1个 PLL 输出760MHz、它进入第2个 PLL 的 osc 输入

    - 第二个 PLL 输出 f_out=PLL 2517.5MHz :

    因此、第一个 PLL 的 f_pfd 为320MHz、第二个 PLL 的 f_pfd 为190MHz。

    (注意：在下面的示例中、N=输入分频器、M=倍频器=反馈分频器、O=输出分频器)

    示例3：f_out= 2517.5 MHz
    1. PLL1
      REFCLK= 640.0000000000000000_MHz
      PFD_FREQ VCO_FREQ PLL_OUTPUT_ERROR N M O
      ------- ------- ------- ------- --- --- ---
      320.000000 6080.000000 760.000000 0.000000000000% 2 19 8  
      160.000000 9120.000000 760.000000 0.000000000000% 4 57 12  

    2. PLL2
      REFCLK= 760.000000000000_MHz
      PFD_FREQ VCO_FREQ PLL_OUTPUT_ERROR N M O
      ------- ------- ------- ------- --- --- ---
      190.000000 10070.000000 2517.500000 0.000000000000% 4 53 4

    对于双 PLL 系列组合、您是否知道两个串联的 LMX2820器件更受欢迎、或者我应该先使用 LMK04832 (或 LMK04714)、然后使用 LMX2820？ TI 的一些器件在单个器件的内部包含2个 PLL。

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samuel：

    抖动是通过对专用带宽上相位噪声的积分计算得出的。 如果我们有相位噪声图、那么我们就可以计算抖动。

    对于其他问题/示例、我们这样说。 您的 LMX2820的目标相位噪声是多少？

    例如、通过640MHz 输入时钟(假设其无噪声)、您可能预计 LMX2820会产生低于相位噪声或抖动。

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    在我的示例中、我有两个串联的 LMX2820器件：第一个器件的输出进入第二个器件的输入。  

    两者都设置 C3=1.5nF。

    第1个示例具有640MHz、760MHz (Latinum_Sim 中的输出抖动=35.93_FS_rms)。

      N (input)_div=2、M (multiplier=fEEDBACK)_div=19、O (out_div)_div=8、f_pf=320_MHz；f_out=760_MHz；

    第2个示例具有760MHz、2517.5MHz ( Latinum_Sim 中的输出抖动=36.73_FS_rms)。

      N (input)_div=4、M (multiplier=fEEDBACK)_div=53、O (out_div)_div=4、f_pFD=190_MHz；f_out=2517.5_MHz；

    问题是：Latinum_Sim 工具是否允许用户设置 osc_input 信号的抖动(以 rms 毫微微秒为单位)、以便查看对输出抖动的影响？

    谁会知道该怎么做？

    我还需要弄清楚如何将第一个 PLL 的输出设置为非正弦以提高压摆率(电路板上的各部分将相邻)。

    此外,我不知道如何将 pllatinumSim 输出的 jpg 插入此消息。

    要回答您的问题：我试图得到<100ppm 的 rms 抖动(也称为长期抖动)。

    上面的第2个 PLL 的输出显示：

      jitter_rms_ppm= 36.73e-15 /(1/2517.5e6)* 1e6 = 92.467_ppm

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samuel：

    我们可以为输入时钟相位噪声创建文本文件、然后将其导入到 PLL Sim 中、以便获得更准确的仿真结果。

    示例文本文件：

    e2e.ti.com/.../3718.100M.txt

    760MHz 是从 VCO 分频的、因此输出格式是正弦波。  

    要在此处插入图片、请插入-->图像/视频/文件

    然后单击 Upload