请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2572LP 工具与软件：
您好！
我将 LMX2572LP 用于几个 PLL 的设计。 它们在我们所需的800MHz -1000MHz 范围内正常工作。
对于该范围内的阶跃、需要使用分数模式。
现在、我们要让它使用外部 SYNC 引脚输入来触发 SYNC。
如数据表中所示、这使我们进入了同步类别3。
- fOSC 处于范围内(100 MHz)
- OSC_2X、MULT 均未设置
- 设置 N = N'/2是不可能的、因为这种设置的值低于20、因此我改为设置 PLL_R = 2以补偿 fVCO 路径中的额外2分频
- 因为在我将 FCAL_HPFD_ADJ 从2相应地更改为1之前、PFD 是 PFD 的一半
- 所有寄存器均使用 R0中的 VCO_PHASE_SYNC_EN=1进行编程
- 不过、我不会锁定一些频率、而在 没有 VCO_PHASE_SYNC_EN 的情况下、我会锁定我们两个 PLL 的整个频率范围。
我不确定上面使用 PLL_R = 2 (而不是= 1而不使用 VCO_PHASE_SYNC_EN)所做的操作是否正确？
我无法想到任何其他方法将新的 N 值保持在范围内。
我使用 TICSPro 仿真进行了检查、发现设置与我使用的设置相同。
请提供建议。
谢谢！
Arun
