• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 105 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05318B：DPLL：启用还是禁用 BAW 频率锁定检测？

admin
Guru**** 2529560 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1497059/lmk05318b-dpll-enable-or-disable-baw-frequency-lock-detect

器件型号：LMK05318B

工具与软件：

您好！

根据 TICS Pro (v1.7.7.10)中的注释、我看到了在使用 DPLL 时禁用 BAW 频率锁定检测的建议。 您能否确认这是正确的？

(我想这是因为当 DPLL 处于活动状态时、它负责2.5GHz BAW 振荡器的控制？ 这意味着出于某种原因不需要 BAW 频率锁定检测？)

产生混淆的原因是1PPS 默认配置启用了 DPLL 以及 BAW 频率锁定检测。 我一直假设、对于任何设计而言、此1PPS 默认配置都是安全/验证的起点。 如果情况不是这样、则需要关注。

谢谢你。

  • 0
    TI__Guru**** 2529560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Quin：

    您理解并走上了正确的道路。 我需要在 GUI 中澄清该说明、因为在启用 DPLL 后可以启用 BAW_LOCK。 但是、由于以下原因、当 DPLL 锁定时、不建议使用 BAW_LOCK 状态信号：

    • BAW_LOCK 检测器指示 APLL1 (BAW VCO 或 VCBO)是否已锁定到 XO 输入。
    • 当 BAW_LOCK 报告0时……
      • 如果 BAW 和 XO 输入之间的频率误差在寄存器设置定义的 BAW 频率锁定检测锁定阈值范围内、则将 VCBO 视为锁定。
    • 当 BAW_LOCK 报告1时……
      • 如果频率误差超过 BAW 频率锁定检测解锁阈值寄存器设置、则将 VCBO 视为解锁。
    • 考虑一个示例情况、其中 XO 输入的精度为±50ppm、REF 输入的精度为±1ppm、BAW 锁定检测寄存器设置配置为5ppm 锁定阈值和10ppm 解锁阈值。
      • 当器件处于保持或自由运行模式时、VCBO 锁定到 XO 输入、VCBO 和 XO 输入之间的频率误差接近0ppm。 BAW_LOCK = 0、因为 VCBO 和 XO 之间的误差小于5ppm 锁定设置。

      • 一旦存在有效的 DPLL 输入(PRIREF/SECREF)、DPLL 就会激活并尝试锁定到 PRIREF/SECREF。 DPLL 锁定后、VCBO 相位和频率锁定到 PRIREF/SECREF。 由于 DPLL 持续跟踪 PRIREF/SECREF 的相位并更正 APLL 分子、因此 VCBO 和 PRIREF/SECREF 之间的频率误差接近或接近0ppm。
      • 例如、在某个点、XO 输入可能会偏离+ 20ppm、同时 DPLL 处于锁定状态。 这意味着 PRIREF/SECREF 和 XO 输入之间的频率误差为+ 20ppm (如果我们假设 PRIREF/SECREF 输入为0ppm)、因此意味着 VCBO 和 XO 输入之间的频率误差为+ 20ppm。 因此、BAW_LOCK = 1、因为 VCBO 和 XO 输入之间的误差超过了10ppm 解锁设置。

    这可以回答您的问题吗？

    此致、

    Jennifer