[参考译文] LMK05318B：使用1PPS PRIREF 时关于选择 TDC (在 DPLL 中)的指南？

admin

Other Parts Discussed in Thread: TDC7200

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1497510/lmk05318b-guidance-on-choice-of-tdc-in-dpll-when-using-1pps-priref

器件型号：LMK05318B
主题：TDC7200中讨论的其他器件

工具/软件：

您好：

TDC 参数在 DPLL/整个系统中似乎相当重要、但我尚未完全理解。在使用 PRIREF 1PPS 时、TI 是否有关于选择 TDC 的任何信息/指导？具体来说、1PPS 的默认值(1PPS)是否优于最大26MHz？

提前感谢。

6 个月前

0 admin 6 个月前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Quin：

TDC 设置 PRIREF/SECREF 输入和 VCO 输出反馈时钟之间的相位比较速率。 TDC 速率不能快于 PRIREF/SECREF 输入；因此、1PPS 输入的 TDC 速率必须等于或小于1Hz。

这可以回答您的问题吗？

此致、

Jennifer

0 admin 6 个月前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Quin 和 Jennifer：
我想最好提一下、我们有两个不同的参数、即 TDC 速率和 TDC 计数频率。

我对 TDC 块的理解。
TDC (计数)频率越高(默认为26MHz)、相位测量就越精细、因此最终的相位噪声越低
但它的缺点是捕获范围较低。 REF 的容差必须更接近 XO、才能在有限的 TDC 计数器中捕获。
我说这是错误的方式的目的,因为 XO 的观点。

然后、在1PPS 的情况下、我们的 TDC 速率为1Hz。
每秒一次测量不应干扰 DPLL 环路带宽来避免欠采样。
建议使用 DPLL TDC 速率的1/100。
也许有一点偏离主题、请简短查看 TDC 内部的 TDC7200数据表。

此致、
Octo

0 admin 6 个月前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Octo：

提到的优点。此外、DPLL LBW 会影响 DPLL 相锁时间。它越低、所需时间就越长。例如、对于1PPS 输入、建议使用0.01Hz DPLL LBW、并且可能需要几分钟到一小时才能实现锁相。

此致、

Jennifer

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK05318B：使用1PPS PRIREF 时关于选择 TDC (在 DPLL 中)的指南？