请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK5B12204 Thread 中讨论的其他器件： LMK05318B
工具/软件：
你好。
我尝试使用 LMK5B12204来生成两个独立的时钟域：
- 来自 APLL1 (2.5GHz)的156.25MHz 时钟、可以禁用以节能
- 148.5MHz APLL2的+ 297MHz (5.94GHz)+ 54MHz、始终开启
两个 PLL 的基准都是直接连接到 XO_P 的24MHz TCXO (1.8V CMOS) 禁用 DPLL
寄存器映射来自 TICS Pro 1.7.8
当 PLL 配置为级联模式(24MHz -> PFD 处的48MHz -> 2500MHz (APLL1)-> 5940MHz (APLL2)时、一切都正常工作。
然后、 我会在 TICS Pro 中使用相同的参数重新创建工程、但使用 XO 引用的 APLL2。 在这种情况下 、APLL1仍能按预期工作、但 APLL2 显示失锁(LOL)。
如果禁用输出静音、可以观察到 APLL2输出端频率偏移的时钟。
您能帮助我了解发生了什么吗？
TICS Pro 工程文件：
e2e.ti.com/.../Cascade.tcse2e.ti.com/.../XO.tcs
