This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVC1310:输出占空比失真

Guru**** 2383060 points
Other Parts Discussed in Thread: CDCM1802, CDCLVC1310
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1500236/cdclvc1310-output-duty-cycle-distortion

部件号:CDCLVC1310
主题中讨论的其他器件:CDCM1802、

工具/软件:

您好- CDCLVC1310器件的数据表将输出占空比指定为45%/55%(5%失真)、输入频率为125MHz、输入占空比为50%/50%。  其他 TI 时钟缓冲器器件(例如 CDCM1802)将输出占空比指定为"输出占空比失真"、单位为时间。  将45%/55%@ 125MHz 规格转换为时间规格、值为400psec。  与 CDCM1802 (+/-150PS)相比、这种情况似乎很大。  与此类似、CDCM1802的时间规格可以转换为占空比规格、就像该数据表的表注中所做的那样。  CDCM1802 @ 125MHz 输入的 LVCMOS 输出产生的占空比失真为1.875%、或 48.125%/51.875%的占空比失真。  我的理解是否正确、并且在输出占空比失真方面、CDCM1802确实比 CDCLVC1310好得多?

这与输入振荡器占空比的选择以及输出占空比失真是否为累加有关。  例如、如果输入振荡器的占空比规格为45%/55%、CDCLVC1310是否会将其降低至40%/60%?

谢谢您、

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Brian、
    您的理解是正确的。 假设采用干净的参考时钟、CDCM1802具有出色的输出占空比性能。  
    如果输入时钟占空比不是偶数、则输出将进一步降低。  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢您、 Vicente。  接下来我有几个关于  CDCM1802的后续问题:

    1. 在1分频路径中、最坏情况下的输出占空比是否是输入占空比误差和"输出占空比失真"规格之和?
    2. 在2、4、8分频路径中、分频器的实现方式(例如上升沿触发 D 触发器)是否使输入占空比误差归零、从而得到50/50占空比加上"输出占空比失真"作为误差源?  (忽略  上升和下降输出时触发器时钟到输出的差异可能忽略不计)

    此致、

    Brian  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Brian、  

    很抱歉耽误您的时间、但您对这两个问题的理解都是正确的。  


    此致、  

    Vicente