• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 93 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828-LMK04828：EP 设计

admin
Guru**** 2387060 points
Other Parts Discussed in Thread: AFE7950, LMK04828, LMK04832-SEP
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1506592/lmk04828-ep-lmk04828-design

器件型号：LMK04828 EP
"主题"中讨论的其他器件：AFE7950、 LMK04828EP、LMK04368-LMK04832-SEP、 LMK04832-SEP

工具/软件：

TI 团队大家好、  

我们在设计中使用 LMK、为 AFE7950和 MPF500T FPGA 提供干净的差分时钟。  

两者都通过 JESD204B 接口进行通信。  

此外、LMK 正在为 PCIe、LVDS 和 HSDS 生成时钟。  

在我们的设计中、我们在 OSCin 引脚上使用100MHz OCXO、并希望在内部绕过 PLL1。 如果未使用 PLL1、我们可以保持 CPout1引脚未连接、还是需要外部最小滤波器？  

您能为我们的案例提供环路滤波器设计参考电路以优化器件和出色的性能吗？  

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    绕过 PLL1时、您可以悬空 CPout1、无需连接环路滤波器元件。

    您能否提供频率计划或至少要使用的 VCO 频率？ 由于 VCO 的增益在不同频率下是不同的、因此 VCO 频率的选择在环路滤波器设置上确实略有不同。 在任何情况下、PLL2环路滤波器的良好起点都是 C1 = DNP、C2 = 3.9nF、R2 = 620Ω；由于 CPout2节点上的60pF 内部电容、因此实际上不需要 C1。 C3、C4、R3和 R4可由寄存器编程、但通常可以保留为默认值。 在知道预期的 VCO 频率后、我也可以重新访问环路滤波器、以防它有显著差异。

    我们提供了 PLLatinum Sim 工具、该工具有助于分析和设计 LMK04828等器件的环路滤波器。

    我还想推荐这款性能稍好的较新 LMK04368-LMK04832-LMK04828-LMK04832 EP、它与 EP 具有相同的引脚排列(但与封装尺寸不兼容)。 简单地说、优点是：

    • PLL2相位检测器最大频率扩展至320MHz、以实现更好的 PLL2带内噪声性能
    • 针对大多数格式、对 LMK04828进行了适度的本底噪声改进
    • 与 LMK04832-SEP 兼容 P2P 和寄存器、LMK04832-SEP 是一款增强型航天塑料封装器件

    如果您对 LMK04828-LMK04828满意 EP、一定要继续使用；我只想提醒您注意这些更新的器件、以防它们可简化当前或未来的开发过程。

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    保持模拟引脚开路会导致它向附近的布线或 CPout2电路辐射 EMI？ 我们可以放置一个1nF 或100 pF 电容器并将其接地吗？  

    VCO 频率为2.9GHz。  

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    电荷泵的输出基本上只是一个 CMOS 结构、可独立控制 P 和 N FET、经过调优以将导通状态电流限制为某个阈值。 当 PLL1被旁路且电荷泵断电时、电荷泵输出保持在 tri 状态、输出 FET 具有足够的寄生电容、tri 状态行为类似于50pF 接地电容器。 除非 PLL1电源引脚上有噪声、我认为不需要 CPout1上的外部电容来防止辐射 EMI。

    如果您愿意、可以在 CPout1引脚上施加100pF 或1nF 电容器来接地、这不会导致该器件出现任何问题、因为它已经设计用于驱动类似的容性负载。

    对于2.9GHz VCO、先前建议的值似乎仍接近最佳值。 您可能会从 R2 = 820Ω 中获得一点好处；根据 PLLatinum Sim、它在100MHz 输出端的1fs RMS 抖动(12k-20M)范围内、PLLatinum Sim 不一定完全(仿真和测试台之间有几个 fs RMS 差值是正常的)。