[参考译文] LMK1D1204：时钟输出问题

你好、Nandini、  
输出侧是否靠近 Rx 的100 Ω 差分终端？  

此致、  

Vicente  

尊敬的 Vincente：

我们在 RX (FPGA)端有板载100 Ω 电阻器

谢谢

您好：Nandini、  
这更有意义。
但偏置网络的用途是什么？  
如果我理解正确、这是将每个引脚的偏置设置为0.6V？  

通常、我们在交流耦合电容器之前也有差分终端。  

您是否使用 IBIS 模型完成了任何 SI 仿真？  

此致、  

Vicente  

尊敬的 Vincente：

是、偏置网络在每个引脚上设置0.6V。 由于 FPGA 组电压由1.2V 供电、因此不提供 LVDS 等 IOSTD。  

您是否说 LMK 缓冲器中也有内部 DIFF 项？

我们进行了 SI 仿真、结果如下所示。 我们使用相同的 SSTL12设置。

Nandini,  
您在电路板上的何处进行探测？  
这是在接收器端吗？  
GND 基准是否接近？  

LMK1D 没有内部差分端接。  
我要说的是、差分端接在对信号进行交流耦合之前。

此致、  

Vicente  

尊敬的 Vincente：

我分享了两张图片。 对于单端探头、接地端靠近。 对于共享的差分探头图像、其中一个探头尖端保留在 P 处、另一端保留在同一对的 N 处。 我担心的是这个差分对波形

此外、我使用 DIFF 探头在电容器的输出引脚处进行探测。

此致、  

Nandini

我懂了。  
您可以在接收器的引脚处探查吗？  

交流耦合电容器沿传输线路驻留多远？  

此致、  

Vicente  

尊敬的 Vincente：

在电阻器(在 FPGA 附近)处进行探测有所帮助。 波形看起来更好。

上面是使用 DIFF 探头捕获的波形。 由于 Vpk-pk 为665mV、我们是否可以说差分电压(Vdiff)为665/2 = 332.5mV？

此外、根据之前分享的单端探头测量值、如果我们将 Vmax 视为750mV、我们可以说共模电压= VMAX-(Vdiff/2)= 750 -(332.5/2)= 583.75mV 吗？  

如果没有、请分享如何根据这些波形查找共模电压。

谢谢你

Nandini