This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1521667/lmx2487e-if-pll-in-fractional-mode
工具/软件：
您好团队：
带小数模式的 PLL 是否可以使用？
此致、 Kee Kuhara.
尊敬的科威特圣：
否、如果 PLL 是整数 PLL。
尊敬的 Noel-san：
感谢您的快速回答！
我们是否有任何与 LMX2487E 和分数 PLL 引脚兼容的 PLL？
不、我们没有双分数 PLL 器件。
感谢您的检查。 我懂了。
客户希望改善此 PLL 的相位噪声。
客户正在使用的 PFD 频率为36kHz。 因为它们需要以36kHz 的步长来改变频率。 但是、这会导致 N 分频器的值很大、并导致不良的相位噪声。 因此、客户认为、如果他们使用小数 PLL、他们可以减小 N 分频器值。
是否可以通过寄存器设置和更改环路滤波器值来改善 LMX2487E 的相位噪声？
客户不希望更改 PCB 布局。
如果环路滤波器带宽较宽、N 分频器越大、带内噪声越高。
如果环路带宽很小(例如几 kHz)、那么大的 N 分频器就不会真正受到影响。
在 PLL 配置中、我们无法做很多工作来显著改善相位噪声、我们可以先进行一些仿真来估算可以提高的性能。
什么是 VCO 相位噪声和 Kvco？ 什么是目标输出相位噪声？
