This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214:终止详细信息

Guru**** 2386600 points
Other Parts Discussed in Thread: CDCE6214, CDCI6214, CDCE6214-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1521618/cdce6214-termination-details

器件型号:CDCE6214
主题中讨论的其他器件: CDCI6214

工具/软件:

您好的团队、

我们认为 在我们的 PCIe 第3代或第4代应用设计中使用 CDCE6214RGET 器件、CDCE6214将支持 LP-HCSL 输出时钟技术。

 CDCE6214RGET 数据表中未介绍 RS 端接电阻器阻值。

我们又有一个 PCIe 第3代器件支持 CDCI6214器件、但不建议将此器件用于新设计。

但在该数据表中、提到了 PCIe 测试负载设置的端接电阻值。

您能否提供 CDCE6214RGET (LP-HCSL)的 PCIe 测试负载设置的端接详细信息、而 CDCE6214RGET 器件将有两个 EEPROM 页面(0、1)、我们将在我们的设计中使用 EEPROM 第0页。

即出厂编程值、将反映在输出上。 我们想知道 EEPROM 第0页中的默认出厂编程频率值?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Thrinesh、

    CDCE6214 Rs 值保留不明确、表示在阻抗不匹配的情况下应安装一个电阻器。 在某些情况下、这可能有助于减少不匹配导致的反射和振铃。 这在 HCSL 输出(CDC I 6214)、采用 LP-HCSL (CDC E 6214)。

    此处描述了 HW_SW_CTRL 在启动时被拉低时的 EEPROM 第0页行为:

    谢谢、

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kadeem:

    感谢您的答复。

    我们的要求是所有输出仅为100MHz LP-HCSL。

    根据下图、如果 HW_SW_CTRL 引脚为高电平默认情况下、出厂编程将是具有100 MHz 25 MHz 输入的 XTAL LP-HCL。 我们的要求与此实现相匹配。

    同时、HW-SW-CTRL 为高电平意味着它将选择 EEPORM 第1页、I2C 模式从器件地址为68h。

    在 HW-SW_CTRL 为低电平时、它将禁用 I2C 模式。  

    如果 HW_SW_CTRL 引脚为高电平、则  EEPROM 将选择第1页并在出 厂时默认设定为100Mhz LP-HCSL、它还支持 I2C 模式、但我们 仅以出厂编程频率运行。  无需通过 I2C 进行编程。 现在我们想知道、如果我们未在 CDCE6214 IC 中连接 I2C 实例、不会有任何问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Thrinesh、

    如果未连接 I2C、则不会出现问题。 如果未使用这些引脚、可以通过1k 上拉电阻器将其上拉至 VDD。

    谢谢、

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kadeem:

    1.根据 CDCE6214-Q1基于晶体的振荡器设计数据表、CINT_L1和  CINT_L2 可通过 IP_XO_CLOAD 寄存器进行编程。

    2.但在 CDCE6214数据表中、没有提及任何关于可 通过 IP_XO_CLOAD 寄存器进行 CInt 编程的事情。 我们想知道 CDCE614是否支持可编程的内部负载电容(CInt)? 如果是、那么我们能够在内部调优负载电容的程度。

    3. CDCE6214已 将晶体负载电容(CL)- 5pf (min)限制为12.8pf (Max)。根据以下公式、我们将 CL 设置为12pf、

    4.我们计算出 CL1/2为6pf、杂散估计为3PF (PCB 寄生电容)以实现12pf 仍有3PF 裕度、其中该3PF 可通过 IP_XO_CLOAD 寄存器进行设置?

    5.根据晶体数据表中提到的 ESR 为40欧姆、我们选择 RS 为0欧姆、前提是 ESR+ RS = 40欧姆。 根据下表、443uA 的偏置电流为247为负电阻值。 如下图所示、ESR+ESR RS 应比负电阻小3-5倍。 但在我们的场景中、该值大约减小了8倍(-R= ESR+ESR+ RS) 。 其中-R 为443、ESR 为40欧姆、RS 为0欧姆。 如果这是负电阻的8倍、那么这是否会影响任何性能如果是、我们需要调整串联电阻 RS? 我们的工作频率为25MHz。

    6.还需要一个 RS 电阻器吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Thrinesh、

    1. 是的。
    2. 数据表使用寄存器地址和位位置、而不是字段名称。 请参阅下面的:
    3. 没问题。
    4. 可通过寄存器 R24[12:8]设置3PF。 在 TICS Pro 中、这位于 Input 页面的此处:
    5. 我预计这可能不是问题、但可以调整偏置电流、片上电容器和外部电容器、以确保 XTAL 正常运行。 这可以通过利用 OUT0输出来检查、OUT0输出是 PLL 基准的缓冲副本。
    6. RS 电阻器为  不会 、可以是0欧姆。

    谢谢、
    Kadeem