This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2582:SPI 线路上的过冲和下冲

Guru**** 2535750 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1523364/lmx2582-overshoot-undershoot-on-spi-lines

器件型号:LMX2582

工具/软件:

大家好!

我们正在使用  LMX2582RHAT  我们也看到了一些改进  以及 PCB 布局技术  SPI 信号 (CLK、CS、SDI) 上的电压。 这些信号由 FPGA 驱动。

以下是当前驱动强度设置:

  • PLL_SPI_EN:12mA
  • PLL_SPI_CLK:12mA
  • PLL_SPI_MOSI:12mA

我们想知道:

  1. 该过冲和下冲是否在可接受的限值内?
  2. 如果没有、您可以建议如何减少这些损耗

我附上了 SPI 时钟的信号捕获图和相关原理图以供参考。







谢谢

Sakthi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sakthi:

    SPI 总线中已有 0Ω 串联电阻、只需将这些电阻更改为 33Ω 即可减少过冲。

    LMX 器件的 OSCin 需要交流耦合、您需要再添加两个电容器、如下所示。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好  
    在我们的设计中、我们将电容器放置在电阻器基准设计之前:C929、C930。 我们在 100MHz clk 中仍然没有看到任何问题。 移动电容器是否需要在电阻器的另一侧。

    我附上了设计和波形的图像以供您参考。

    '100MHz_PLLCLK_P

    100MHz_PLLCLK_N

    我们更改了 SEN 引脚的电阻值。 我们增加了一个 33 欧姆的电阻器、而不是 0 欧姆、但与 0 欧姆相比没有太大的差异。 我们是否需要调整 FPGA 的驱动强度?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sakthi:

    您的 100MHz 源具有 LVDS 输出、应该直流耦合到 100Ω 负载。  

    LMX 器件 OSCin 需要交流耦合、电容器应放置在 OSCin 的前面。

    SPI 处的过冲不应损害器件、但您可以增大电阻值以减少过冲、例如 100Ω 或更高。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    萨克特希拉姆是在休假,我是代表他回答。.

    我们具有稳定的硬件、在关键之前不打算进行任何 PCB 更改。

    我可能会问、由于波形看起来正常且始终发生 PLL 锁定、因此建议放置该电容器的重要性有多大?

    谢谢

    Nandini

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:Nandini、

    OSCin 具有内部偏置、因此我们需要交流耦合。  

    我检查了 100Ω 电阻器的影响、如果我们将该电阻器放置在 OSCin 引脚上、偏置电压会略有变化、我想说保持在这些电阻器上是安全的。 但是、如果您有机会修改 PCB 布局、请将电阻器放置在交流耦合电容器之前。