[参考译文] LMKDB1108：移除输入时钟时、LMKDB1108 上的 LOS#不会变为低电平

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1532348/lmkdb1108-los-on-lmkdb1108-not-going-low-when-input-clock-removed

工具/软件：

从输入中移除时钟后、我无法使 LOS#变为低电平。  

            1) 是否有任何可以屏蔽 LOS#事件的寄存器位？   

            2) 有什么东西可以禁用 LOS#功能?  示例-> vPWRGD/PWRDN#在上电后置为低电平到很长时间？  等等？

            3) 什么电压阈值会导致 LOS#变为低电平?  它是输入端的静态直流值吗？  如果是、为了使 LOS#变为低电平、每个桥臂 (+和-) 上的 DC 值需要是什么？   

            4) 当输入时钟停止切换时 LOS#是否变为低电平?  如果当时钟停止时两个输入彼此附近悬空、噪声是否会导致差分输入接收器抖动而不触发 LOS#事件？    

谢谢你  

Kevin