[参考译文] CDCE6214-Q1：PLL 设置

Dias,

您能提供您的输出频率要求吗？ 我们可以优化您的设计以提高性能、并将测得的相位噪声结果发送给您。

谢谢、
Kadeem

您好：

我们可能需要原始帖子中提到的两种配置: CDCE6214-Q1 : PLL 设置调整（CP 增益，锁定窗口和环路滤波器）

您的同事推荐了环路滤波器和 PLL 参数的配置、但我们在 PLLplatinium v1.6.x 上使用相同的参数在 fvco 处获得了显著的谐振。

问题是、我们如何调整我们这边的 PLL 的这些参数？

此致、

Dias,

请参阅下面的、了解在工作台上捕获的相位噪声图以及我在上一个主题中建议的 PLL 设置。

我在本主题中包括我们的 PLLatinum Sim 专家。 他应该能够帮助软件。 请注意、他今天是 OOO、因此希望在星期一上得到回复。

此致、

CRIS