This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK3H0102:原理图审查

Guru**** 2534020 points
Other Parts Discussed in Thread: LMK3H0102

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1530617/lmk3h0102-schematic-review

器件型号:LMK3H0102

工具/软件:

您好、

请您查看下面的 LMK3H0102 原理图。 谢谢你。

谢谢!

Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    另一个问题是、

    OE#(引脚 1): 该参考设计使用 3.9kΩ 下拉电阻接地。 由于该值非常具体、我们想问内部下拉电阻是多少。 是否可以将其从 3.9kΩ 更改为 10kΩ?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jeff、

    应使用铁氧体磁珠来隔离 VDD 和 VDDO 电源、以获得出色的噪声性能。

    引脚 1 具有一个内部 75k 下拉电阻器。 在外部使用 10k 不是问题。

    谢谢、

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kadeem:

    明白了、谢谢!

    Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kadeem:

    • 想知道引脚 6/引 脚 9(NC 引脚)为什么具有输出—为这两个引脚保留测试点是否有助于调试?

    • 如果选择了 IC2 模式(REF_CTRL 下拉)、则 CLK GEN 在上电后、I2C 通信开始之前的默认输出阻抗是多少? 是 100 欧姆吗? 85 欧姆? 什么是阻抗容差? 例如、±5%

    • 谢谢!
    • Jeff
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jeff、

    这两个引脚(引脚 6 和 9)没有功能、可拉至低电平、拉至高电平或保持悬空。

    如果选择了 I2C 模式、则默认阻抗为 100 Ω LP-HCSL。 容差在此处指定:

    谢谢、

    Kadeem