This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK1D1204P:LVCMOS 模式下的输入电压容差

Guru**** 2511255 points
Other Parts Discussed in Thread: LMK1D1204P

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1532939/lmk1d1204p-input-voltage-tolerance-in-lvcmos-mode

器件型号:LMK1D1204P

工具/软件:

您好、

我将使用 LMK1D1204P 设计一个电路。 它用作 LVCMOS 至 LVDS 2:4 缓冲器。  

因此、两个输入都是单端输入((INx_N 引脚上有一个 VDD /2 偏置)。 VDD 为 1.8V。

一个输入为 LVCMOS 1.8V、因此没有问题、但另一个输入通常为 LVCMOS 2.5V。

在 数据表的第 7 页中的“单端 LVCMOS/LVTTL 时钟输入“部分中、指出当 VDD = 1.8V/2.5V/3.3V 时、“单端输入电压摆幅“可高达 3.465V。 您能否确认当 VDD = 1.8V 时它真正可以耐受 2.5V 电压?  


谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Maxine、

    只要施加到输入端的电压小于 3.6V 且大于–0.3V、LMK1D1204P 的输入就可以承受任何摆幅。 此外、这些信号需要使其逻辑 低电平和高电平处于各自的 VIL 和 VIH 范围内。

    谢谢、

    Michael