工具/软件:
您好、
您是否要查看下面的 LMKDB1204 原理图?
e2e.ti.com/.../CLKGEN_5F00_MUX_5F00_FOR_5F00_EVB-_2800_1_2900_.pdf
谢谢!
Jeff
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
您好、
您是否要查看下面的 LMKDB1204 原理图?
e2e.ti.com/.../CLKGEN_5F00_MUX_5F00_FOR_5F00_EVB-_2800_1_2900_.pdf
谢谢!
Jeff
您好、
还有一些问题需要您的帮助。 谢谢!
PWRGD/PWRDN#(引脚 1): 此引脚是否始终下拉 (PD)? PD 是否指示进入低功耗模式? 如果它始终可以下拉、是否可以将接地的下拉电阻器从 4.99kΩ 更改为 10kΩ? 内部下拉电阻是多少?
LOS#(引脚 17): 如果未使用、该引脚是否可以保持未连接 (NC)?
SMB_EN(引脚 15): 要禁用 SMB 模式、是否可以将接地下拉电阻器从 4.99kΩ 更改为 10kΩ? 内部下拉电阻是多少?
CLKIN_SEL_TRI(引脚 8): 是否可以将上拉电阻器和下拉电阻器从 4.99kΩ 更改为 10kΩ?
CLK_N/P: 在下面显示的参考设计中、为什么使用串联的 0Ω 电阻器和 2pF 接地电容器? 用于滤除目的吗? 2pF 电容器是否可以替换为 2.2pF 电容器?
您好、Jeff。
1.由于 PWRDN 为低电平有效、因此实际上不应被拉高。
我需要通过设计来检查内部 PD 电阻值是多少。
2.是的、LOS 可以在未使用时保持悬空。
3.可以、如果需要、可以将 PD 更改为 10k。
我需要向设计进行有关所有内部 PD 值的检查。 但是、它们都是弱下拉电阻。
4.是的。
5. 0 Ω 电阻器使最终用户能够在需要时增加交流耦合的灵活性和能力,或同时考虑可能出现的任何过冲。
2.2pF 正常。
我们使用 2pF、因为这就是 PCIe 交流测试负载的说明。
此致、
Vicente