[参考译文] LMK61E2：I2C 影子寄存器。

admin

Other Parts Discussed in Thread: LMK61E2, LMK03318

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1534795/lmk61e2-i2c-shadows-registers

器件型号：LMK61E2
主题中讨论的其他器件： LMK03318

工具/软件：

你好。

我对大于 8 位的设置是否存在阴影寄存器有疑问。

当存储的值超过 8 位时、实现此类寄存器的常见做法。例如、在计时器配置或 ADC 读数中。发送或读取的 LSB 值在 MSB 值也发送之前不会写入寄存器（然后它们一起更新）。

但 LMK61xxx 数据表中并未提及任何 PLL_NDIV、PLL_NUM、PLL_DEN 或 XO_CAPCTRL 寄存器均使用了此类技术。

我对 XO_CAPCTRL 寄存器特别感兴趣、因为我想在器件运行期间（不仅在启动时，而且在运行时）进行微调。

我担心跨越 255-256,511-512 和 767-768 的边界时可能会出现干扰、因为这些值会通过相对较慢的 I2C 接口传输。

提前感谢！

3 个月前

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

据我所知、LMK61E2 不使用影子寄存器来处理分布在多个寄存器地址之间的字段。我预计这不会成为 XO_CAPCTRL 的主要风险、因为位 1：0 存储在 R16 中、9：2 存储在 R17 中、因此 XO CAP 代码中不应该从寄存器写入 R16 和 R17 之间的延迟发生重大跳跃。能否分享一些有关您的用例的更多详细信息？我们还有一份应用手册、介绍了如何计算 XO 电容代码对频率的影响： https://www.ti.com/lit/an/snaa283/snaa283.pdf

此致、

Connor

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

。我预计这不会成为 XO_CAPCTRL 的主要风险、因为位 1：0 存储在 R16 中、9：2 存储在 R17 中、因此 XO CAP 代码中不应该从寄存器写入 R16 和 R17 之间的延迟发生重大跳跃。 [/报价]
我希望他们是巨大的,出于同样的原因。

我的项目必须与外部、精确和已知的 CLK 同步。

因此、我将 NDIV、NUM 和 DEN 设置为已知值、并仅通过更改 XO_CAPCTRL 来同步它。

I2C 帧仅发送 XO_CAPCTRL 值、因此它们包含 4 个字节 (I2C 地址、I2C 寄存器地址、XO_CAPCTRL LSB 和 MSB)。

帧以几 k/秒的重复率发送、因此即使在 400kHz 的 SCL 频率下、下一帧也会紧跟前一帧之后。

因此、XO_CAPCTRL LSB 和 MSB 写入之间的距离很显著。

我发送相对较小的 XO_CAPCTRL 变化 (1...5)、因此边界上的干扰 (256) 可能很大。但我还没有对此进行测试。

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我可能会有所误解、但我的假设是、由于 2 个 LSB 位存储在 R16 中、大多数情况下 XO_CAPCTRL 错误可能会偏离 3。例如、要将代码设置为 255、您需要将 0x3 写入 R16[1：0]、然后将 0x3F 写入 R17。然后、如果将值更新为 256、则将 0x0 写入 R16[1：0]、这会暂时将 XO_CAPCTRL 设置为 252。在下一个 I2C 事务中、256 将被写入 R17。因此、在本例中、XO_CAPTRL 从 255 -> 252 -> 256 变大。

如果您尝试锁定到已知的时钟频率、那么在您的应用中直接将时钟用作基于 PLL 的时钟发生器的输入是否有意义？

此致、

Connor

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

抱歉、我的错。我忽略了在 R16 中只有 2 个 LSB、在 R17 中有 8 个 MSB。因此、每 4 个值都会出现一次干扰、但它们的振幅会很小（不是 256、而只是 4 个）。

如果您尝试锁定到已知的时钟频率、直接将时钟用作您应用中基于 PLL 的时钟发生器的输入是否有意义？ [/报价]
可能是的、但我找不到任何具有如此低抖动的 PLL、例如 LMK6xxx 系列。

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

不用担心、请告诉我、让 LMK61E2 在系统中运行时是否遇到任何问题。

我们还有一些 PLL 时钟发生器、其抖动性能与 LMK61E2 类似。您可以看看 LMK03318、当 PLL 在整数模式下运行时、它的 156.25MHz 输出抖动最大约为 150fs。您需要锁定/生成哪种频率输出、您的抖动要求是什么？可能还有其他更合适的器件。

此致、

Connor

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK61E2：I2C 影子寄存器。