[FAQ] [参考译文] 【常见问题解答】TLC555：TLC555 PCN 20231130002.1 的预期性能差异是多少？

关键变更包括设计和晶圆制造厂工艺；这意味着更改器件原理图和所用元件。 这是一个重大变化。 这些变化使器件更好。 这对新设计很有利、并且对于主要关注点始终相同的旧设计来说、这可能会带来麻烦。

下面列出了 PCN 之后更好的器件、其顺序更有可能在应用中产生负面影响。

1. 更低的传播延迟、使结果更接近设计简单公式
2. 提高了 ESD 性能
3. 添加了启动电路、实现更可靠的启动
4. 修复了当 CONT 小于 2/3 VDD 时 THRES 可以覆盖 TRIG 的缺陷。
5. RESET 引脚具有内部上拉电阻器；允许 RESET 引脚悬空。
6. CONT 引脚电阻分压器将 FET 更改为电阻器
7. 更短的上升和下降时间

这些是 PCN 之后自然产生的和意想不到的副作用、但效果更好

1. 稳定的振荡器将具有更高的输出频率
2. DISCH 至 VDD 的内部二极管可防止 DISCH 电压大于 VDD
3. VDD 干扰可能会使时序波形输出翻转
4. 某些应用依赖于存在缺陷的真值表操作
5. 由于 860k 内部上拉电阻、与 RC 网络配合使用的复位将以不同的方式斜升
6. 电容器的 CONT 引脚充电时间略有不同
7. 在布局不良的电路板上产生更多 EMI

其他差异

8. 断电引脚曲线不同、这可能会影响电路生产测试中的某些曲线
9. 当复位超过阈值时、输出可能会在高频下振荡。
10. VOL 和 VOH 曲线具有较低的导通电阻

项目符号 1：传播延迟更低、因此稳定的振荡器将具有更高的输出频率

此图表显示了 PCN 之后基于 PCN 之前原始观测频率的应快得多。 电源电压会影响频率增加量。 较低的电源电压会产生更多的变化。 1kHz 时的频率增加很小、当原始频率超过 100kHz 时、频率显著增加。

请注意、理想的 A 稳态频率基于这些简单的低电平和高电平时间公式。 频率为 1/(tH + TL)。  

理想的公式不包括传播延迟 (tPLH、tPHL)、它会导致斜坡电压更大。 下面是更准确的公式。 频率为 1/(TC (_H)+ TC (_L))。  

PCN 会减少传播延迟、因此频率会更快、但仍低于理想公式。 使用下表了解基于电源电压的延迟。 对于 3V 和 5V 之间的电压、根据 3V 和 5V 条目进行内插。 对于 5V 和 15V 之间的电压、根据 5V 和 15V 条目进行内插。

项目符号 2、提高了 ESD 性能

内部从引脚 7 (DISCH) 到引脚 8 (VDD) 添加了一个二极管。 这有助于解决 ESD 问题、但会影响 DISCH 电压可能超过 VDD 的应用。 引脚 7 断电曲线扫描与引脚 1 和 8 (GND 和 VDD) 间的关系显示了添加的二极管。

要点 3、添加了启动电路以实现更可靠的启动

PCN TLC555 之前没有启动电路。 它自然地启动了。 在极少数情况下、偏置电路无法上电。 PCN 之后添加了启动电路、以确保在所有工艺和极端温度下都能正常启动。

但是、较大的振幅和快速压摆率 VDD 干扰可能会导致 PCN 之后的输出状态意外改变。 PCN 之前的版本不受影响。 数据表清楚地表明需要适当的旁路电容。 如果遵循此建议、则不应发生较大或快速的 VDD 干扰。 线路上方的干扰（更大或更快的压摆率）可能会导致不正确的输出信号。

要点 4、PCN 修复了 THRES 可以覆盖 TRIG 的缺陷

只有少数应用同时施加 TRIG 和 THRES、同时强制 CONT 为低电压。 这些应用可能具有不同的输出状态、因为 PCN 之前具有真值表缺陷、而 PCN 之后没有此缺陷。

依赖此缺陷的应用程序将不再工作。 在图表中、TRIG 为低电平、THRES 为高电平、两者均有效。 根据真值表、TRIG 应覆盖 THRES、从而使输出为高电平。 当 CONT 电压为低电平时、输出可能为低电平、与真值表相冲突。

图表数据中的迟滞是一个输出可能为高电平或低电平的区域、具体取决于序列或同时施加 TRIG 和 THRES、并且 CONT 为较低电压。   

要点 5、复位引脚具有内部上拉电阻器；这允许复位引脚悬空

在引脚 4 和引脚 8 之间添加了一个 860kΩ 标称值上拉电阻器。 在–40°C 至 125°C 的温度范围内、电阻可能会变化–6%至+18%。 PCN 之前的引脚复位输入为高阻抗。

要点 6、CONT 引脚电阻分压器将 FET 更改为电阻器

PCN 之前的设计使用匹配的 FET 作为 3R 内部电阻分压器。 比率良好、但 CONT 引脚上的阻抗在电源电压和温度范围内有很大变化（倾斜曲线）。 PCN 之后使用电阻器作为 3R 分压器、因此 CONT 引脚阻抗在整个电源电压和温度范围内更稳定（平坦曲线）

要点 7：更短的上升和下降时间

在电路板布局布线中、输出引脚应被视为逻辑信号、以实现 EMI 目的。

要点 8：断电引脚曲线不同、这可能会影响电路内生产测试

VDD = 0V 时的曲线扫描已随 PCN 而变化。

引脚 2、4、5、6 可消除引脚到引脚 8 (VDD) 内部电流的电阻

对于 PCN 之前和之后、引脚 3 和引脚 8 是类似的。 注意、引脚 8 仅连接到 GND

在 PCN 之后的设计中、引脚 7 在引脚 8 上添加了一个二极管

要点 9、复位超过阈值时的输出可能会以高频率（超级 MHz）振荡、静态电流更大。

当 TRIG 为低电平有效且 RESET 电压上升时、便会发生这种情况。 当 TRIG 处于高电平无效状态或 RESET 电压下降时、不会发生此问题。 以下是缓慢斜升（每分段 2 秒）复位电压和 VOUT 与时间的关系。  

项目符号 10、VOL 和 VOH 曲线具有较低的导通电阻

图表表示 VDD = 5V 数据。 除非输出短路、否则较低的导通电阻不应影响应用性能。 短路电流会更高。